



(19)日本国特許庁 (J P)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-188626

(P2000-188626A)

(43)公開日 平成12年7月4日(2000.7.4)

(51)Int.Cl. <sup>7</sup>	識別記号	F I	テーマコード*(参考)
H 0 4 L 29/10		H 0 4 L 13/00	3 0 9 C
G 0 6 F 13/38	3 5 0	G 0 6 F 13/38	3 5 0
	13/42		3 2 0 C
H 0 4 L 12/40	3 2 0	H 0 4 L 11/00	3 2 0

審査請求 未請求 請求項の数16 O L 外国語出願 (全 71 頁)


(21)出願番号	特願平11-327311	(71)出願人	590000879 テキサス インスツルメンツ インコーポ レイテッド アメリカ合衆国テキサス州ダラス, ノース セントラルエクスプレスウェイ 13500
(22)出願日	平成11年10月13日(1999. 10. 13)	(72)発明者	ボブ グゲル アメリカ合衆国, テキサス, ガーランド, オフエラン レーン 810
(31)優先権主張番号	1 0 3 9 3 7	(72)発明者	メリル ニューマン アメリカ合衆国, テキサス, キャロルト ン, レミントン ドライブ 3737
(32)優先日	平成10年10月13日(1998. 10. 13)	(74)代理人	100066692 弁理士 浅村 皓 (外3名)
(33)優先権主張国	米国 (U S)		最終頁に続く

(54)【発明の名称】 一体のマイクロコントローラ・エミュレータを有するリンク／トランザクション層コントローラ

## (57)【要約】

【課題】 IEEE 1394シリアル・バスからのデータ受信において、別個のマイクロコントローラを必要とせずにホスト・システム内の周辺装置にインタフェースすること。

【解決手段】 IEEE 1394シリアル・バス58とホスト・システムの間、データを抽出する物理層54とデータを物理層からホスト・システムにインタフェースするリンク・トランザクション層コントローラ200が設けられる。ホスト・システムは周辺装置210とホスト・システム・バス202から成る。リンク・トランザクション層コントローラ200はマイクロコントローラ機能をエミュレートするよう動作可能で、アドレスはデータと共に周辺装置210に転送される。即ち、遠隔ノードはアドレスおよびデータ情報を送信することによって周辺装置210にアクセスできる。また、アドレスおよびデータ情報を周辺装置210からリンク・トランザクション層コントローラ200に送信することができ、該コントローラは受信したアドレスおよびデータを処理してそれを遠隔ノードに送信する。



## 【特許請求の範囲】

【請求項 1】 シリアル・バスとホスト・システム間にインタフェースするため、および、遠隔ノードにより前記シリアル・バス上に置かれた情報を前記シリアル・バスから受信しかつ該受信した情報を前記ホスト・システムに転送し、また、前記ホスト・システムから情報を受信しかつ該受信した情報を前記遠隔ノードによる受信のため前記シリアル・バスに転送するためにローカル・ノード上に設けられたシリアル・バス・インタフェースであって、前記遠隔ノードにより生成されたデータを前記シリアル・バスから受信するためのデータ受信器と、データを前記遠隔ノードでの受信のため前記シリアル・バスに送信するためのデータ送信器と、少なくとも 1 つのレジスタがそこに受信データを記憶のため前記遠隔ノードによりアドレス可能である複数のレジスタを備えていて、前記データ受信器は読み出し動作の間受信したデータを前記少なくとも 1 つのレジスタに記憶するよう動作可能であり、また、前記データ送信器は書き込み動作の間データを前記シリアル・バスに送信するようになっており、さらに、前記ホスト・システム上のホスト・バスに直接インタフェースするためのホスト・バス・インタフェースを備えていて、該ホスト・バス・インタフェースは、前記少なくとも 1 つのレジスタに記憶されたデータを、書き込み動作の間、該データが受信されて前記少なくとも 1 つのレジスタに記憶されるとき、前記ホスト・バスに転送し、また、読み出し動作の間データを前記ホスト・バスから取り出すようになっているシリアル・バス・インタフェース。

【請求項 2】 請求項 1 記載のシリアル・バス・インタフェースにおいて、シリアル・バス・インタフェースが標準レジスタ空間を含んでいて、前記少なくとも 1 つのレジスタは該標準レジスタ空間の一部を占有しているシリアル・バス・インタフェース。

【請求項 3】 請求項 1 記載のシリアル・バス・インタフェースにおいて、前記複数のレジスタのうちの選ばれたレジスタは標準バス・インタフェース情報の記憶に専用に供されていて、遠隔ノードは前記標準バス・インタフェース情報に関連付けられた前記複数のレジスタを直接アドレスしてそこから該情報にアクセスでき、また、前記データ受信器は前記複数のレジスタのうちの 1 つへのアクセス要求を認識するよう動作可能でかつ前記データ送信器はアドレスされるときその内容を送信するよう動作可能であるシリアル・バス・インタフェース。

【請求項 4】 請求項 3 記載のシリアル・バス・インタフェースにおいて、前記複数のレジスタのうちの選ばれたレジスタはコンフィギュレーション・レジスタから成っていて、該コンフィギュレーション・レジスタは前記シリアル・バスの動作を定めるコンフィギュレーション情報のために用いられ、それにより、遠隔ノードは前記コンフィギュレーション・レジスタの 1 つにアクセスす

ることによって前記シリアル・バスの動作をプログラムできるようになっているシリアル・バス・インタフェース。

【請求項 5】 請求項 1 記載のシリアル・バス・インタフェースにおいて、前記データ受信器によって受信されるデータおよび前記データ送信器によって送信されるデータはデータ・バケットであり、該データ・バケットは前記シリアル・バス上の送信ノードを識別するのに必要な情報と、該データ・バケットの内容と、データ・バケットを受信するよう指定された遠隔ノードを識別する情報を含んでいるシリアル・バス・インタフェース。

【請求項 6】 請求項 5 記載のシリアル・バス・インタフェースにおいて、各データ受信または送信動作に先行して前記遠隔ノードからの書き込み要求または読み出し要求のデータ要求があり、該要求は前記受信されたデータ・バケット内に含まれており、書き込み要求に関連した前記受信データ・バケットは前記少なくとも 1 つのレジスタに記憶されたそれに関連したデータを含んでいて、前記ホスト・インタフェースはこの書き込み要求を認識して前記少なくとも 1 つのレジスタに記憶された前記データを前記ホスト・バスに転送し、読み出し要求では、前記ホスト・インタフェースはこの読み出し要求を認識して該データに前記データ送信器を持つ遠隔ノードへの転送のため前記ホスト・システムからアクセスするシリアル・バス・インタフェース。

【請求項 7】 請求項 6 記載のシリアル・バス・インタフェースにおいて、前記遠隔ノードからの前記書き込み要求は前記少なくとも 1 つのレジスタに記憶のためのアドレス情報とデータ情報の両方を含んでおり、前記ホスト・インタフェースはアドレス・バスとデータ・バスを持つ前記ホスト・バスにこれらアドレス情報とデータ情報の両方を送信するよう動作可能であるシリアル・バス・インタフェース。

【請求項 8】 請求項 6 記載のシリアル・バス・インタフェースにおいて、前記遠隔ノードからの前記読み出し要求は前記少なくとも 1 つのレジスタに記憶されているアドレスを含んでおり、前記ホスト・インタフェースは、読み出し要求を認識するとアドレス・バスとデータ・バスを持つ前記ホスト・バスに該アドレスを送信するよう動作可能であり、前記データ送信器による前記遠隔ノードへの送信のため該データ・バスからデータを取り出すシリアル・バス・インタフェース。

【請求項 9】 シリアル・バスとローカル・ノード上のホスト・システム間にインタフェースするため、および、遠隔ノードにより前記シリアル・バス上に置かれた情報を前記シリアル・バスから受信しかつ該受信した情報を前記ホスト・システムに転送し、また、前記ホスト・システムから情報を受信しかつ該受信した情報を前記遠隔ノードによる受信のため前記シリアル・バスに転送するための方法であって、前記遠隔ノードにより生成さ

10

20

30

40

50

れたデータを前記シリアル・バスから受信するステップと、データを前記遠隔ノードでの受信のため前記シリアル・バスに送信するステップと、少なくとも1つのレジスタがそこに受信データを記憶のため前記遠隔ノードによりアドレス可能である複数のレジスタを設けるステップを含み、前記受信ステップは読み出し動作の間受信したデータを前記少なくとも1つのレジスタに記憶するよう動作可能であり、また、前記送信ステップは書き込み動作の間データを前記シリアル・バスに送信するようになっており、さらに、前記ホスト・システム上のホスト・バスに直接インタフェースするためのホスト・バス・インタフェースが設けられていて、該ホスト・バス・インタフェースは、前記少なくとも1つのレジスタに記憶されたデータを、書き込み動作の間、該データが受信されて前記少なくとも1つのレジスタに記憶されるとき、前記ホスト・バスに転送し、また、読み出し動作の間データを前記ホスト・バスから取り出すようになっている方法。

【請求項10】 請求項9記載の方法において、シリアル・バス・インタフェースが標準レジスタ空間を含んでいて、前記少なくとも1つのレジスタは該標準レジスタ空間の一部を占有している方法。

【請求項11】 請求項9記載の方法において、前記複数のレジスタのうちの選ばれたレジスタは標準バス・インタフェース情報の記憶に専用に供されていて、該標準バス・インタフェース情報に関連付けられた前記複数のレジスタを遠隔ノードによって直接アドレスしてそこから該情報にアクセスするステップをさらに含み、前記受信ステップは前記複数のレジスタのうちの1つへのアクセス要求を認識するよう動作可能であり、前記送信ステップはアドレスされるときその内容を送信するよう動作可能である方法。

【請求項12】 請求項11記載の方法において、前記複数のレジスタのうちの選ばれたレジスタはコンフィギュレーション・レジスタから成っていて、該コンフィギュレーション・レジスタは前記シリアル・バスの動作を定めるコンフィギュレーション情報のために用いられ、それにより、遠隔ノードは前記コンフィギュレーション・レジスタの1つにアクセスすることによって前記シリアル・バスの動作をプログラムできるようになっている方法。

【請求項13】 請求項9記載の方法において、前記受信ステップで受信されるデータおよび前記送信ステップで送信されるデータはデータ・パケットであり、該データ・パケットは前記シリアル・バス上の送信ノードを識別するのに必要な情報と、該データ・パケットの内容と、データ・パケットを受信するよう指定された遠隔ノードを識別する情報を含んでいる方法。

【請求項14】 請求項13記載の方法において、各データ受信または送信動作に先行して前記遠隔ノードから

の書き込み要求または読み出し要求のデータ要求があり、該要求は前記受信されたデータ・パケット内に含まれており、書き込み要求に関連した前記受信データ・パケットは前記少なくとも1つのレジスタに記憶されたそれに関連したデータを含んでいて、前記ホスト・インタフェースはこの書き込み要求を認識して前記少なくとも1つのレジスタに記憶された前記データを前記ホスト・バスに転送し、読み出し要求では、前記ホスト・インタフェースはこの読み出し要求を認識して該データに前記送信ステップでの遠隔ノードへの転送のため前記ホスト・システムからアクセスする方法。

【請求項15】 請求項14記載の方法において、前記遠隔ノードからの前記書き込み要求は前記少なくとも1つのレジスタに記憶のためのアドレス情報とデータ情報の両方を含んでおり、前記ホスト・インタフェースはアドレス・バスとデータ・バスを持つ前記ホスト・バスにこれらアドレス情報とデータ情報の両方を送信するよう動作可能である方法。

【請求項16】 請求項14記載の方法において、前記遠隔ノードからの前記読み出し要求は前記少なくとも1つのレジスタに記憶されているアドレスを含んでおり、前記ホスト・インタフェースは、読み出し要求を認識するとアドレス・バスとデータ・バスを持つ前記ホスト・バスに該アドレスを送信するよう動作可能であり、前記データ送信器による前記遠隔ノードへの送信のため該データ・バスからデータを取り出す方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は一般にIEEE1394タイプのシリアル・バスからデータを受信することに関し、特に、別個のマイクロコントローラを必要とせずに、そのデータをホスト・システム内の周辺ユニットにインタフェースさせることに関する。

【0002】

【従来の技術】IEEEは、物理接続と呼ばれる点間リンクで接続された論理ノードのネットワークを含む高性能シリアル・バス・ケーブル環境用の新しい標準を、IEEE1394の下で許可した。この物理接続は各ノード上のポートとそれらの間に設けられたケーブルから成る。1つのノードは複数のポートを持つことができ、これにより、分岐したマルチホップ相互接続が可能になる。このトポロジーへの制限はアービトレーション（裁定）プロトコルに必要な一定のラウンド・トリップ（往復）時間要件によって設定される。バス・リセット後に設定されるデフォルト・タイミングは、各ホップ当たり4.5メートルで合計72メートルに対して16ケーブルホップが適当である。単一のバス上にサポートされるノードの最大数は63である。

【0003】ノードがIEEE1394シリアル・バスに追加されたりそこから削除されるときはいつも、バス

10

20

30

40

50

・リセットが生じ、全てのノードを知られた状態にする。バス・リセットの後、ツリー識別（ID）処理によって一般のネットワーク・トポロジをツリーに変換する。ツリーでは、1つのノードがルートで指定される。全ての物理接続は親か子あるいは非接続のいずれかでラベルされる。非接続ポートは「オフ」とラベルされ、ほかの如何なるものとも関係しない。ツリーは非循環でなければならず、ループは許されない。そうでないと、ツリー識別処理は終了しないことになる。

【0004】1394 ケーブル環境は毎秒98,304 10  
メガビット、196,608メガビットおよび393,216メガビットの複数のデータ速度をサポートする。最低速度はベース速度として知られており、それより高いデータ速度をサポートするポートは全て低いデータ速度もサポートしなければならない。ベース速度より高いデータ速度が可能なノードは、速度シグナリング位相の間その取り付けポートを介してそのピア（同位ノード）と速度情報を交換する。もしピア・ノードが高速データを受信できないなら、データはその経路を下って伝搬しないことになる。データは高いデータ速度をサポート 20  
する経路を下って伝搬するだけである。

【0005】データ・パケット送信の間、そのソース・ノードは速度符号、フォーマットおよびトランザクション符号、ソースおよび宛て先ノードのアドレス、およびデータをパケット形式で送る。このパケット内の宛て先フィールドは、それが送信データの受信者であるかどうかを決定するため、各ノードのリンク層によって利用される。データ・パケットの伝送可能な最大速度はバス・トポロジとバス上のノードによってサポートされるデータ伝送速度とに依存する。データ・パケットが送られる最適速度を決定するには、送信および受信ノードの最大サポート速度ばかりでなくこれら送信および受信ノード間に接続された任意のノードの最大速度を決めなければならない。データ伝送のための最適速度は、データ・パケットの伝送に関係するよう要求されたノードの全てによってサポートされる最高速度に等しい。

【0006】

【発明が解決しようとする課題】IEEE1394バスは、典型的には、バスから情報を抽出するための物理層とバスから抽出したデータをホスト・システムにインタフェースするためのリンク／トランザクション層を必要とする。該ホスト・システムは、典型的には、ホスト・バスとCPUを含む。このCPUには、一般に、バスからのデータが記憶されるFIFOからデータを抽出する仕事を与えられる。このデータは、CPUによって取り出された後、適当な周辺ユニットに送信されるか、あるいはCPUによる種々の処理動作に利用される。CPUはまた、情報をシリアル・バスに送ることができる。これは、先ずFIFOに情報を記憶させ、次にリンク／トランザクション層に命令を与えてFIFOからその情報 50

を取り出してそれをシリアル・バスに送信することにより行われる。しかしながら、別個のCPUまたはマイクロコントローラが必要であるという事実は、デジタル・マイクロホン、ステレオ受信器および送信器等の小型の応用に関してIEEE1394バスの魅力を減少させている。

【0007】

【課題を解決するための手段】ここに開示し特許請求の範囲に記載した本発明は、シリアル・バスとホスト・システム間にインタフェースするため、および、遠隔ノードにより前記シリアル・バス上に置かれた情報を前記シリアル・バスから受信しかつ該受信した情報を前記ホスト・システムに転送し、また、前記ホスト・システムから情報を受信しかつ該受信した情報を前記遠隔ノードによる受信のため前記シリアル・バスに転送するためにローカル・ノード上に設けられたシリアル・バス・インタフェースである。該インタフェースは、前記遠隔ノードにより生成されたデータを前記シリアル・バスから受信するためのデータ受信器と、データを前記遠隔ノードでの受信のため前記シリアル・バスに送信するためのデータ送信器を含んでいる。また、複数のレジスタが設けられていて、その少なくとも1つはそこに受信データを記憶のため前記遠隔ノードによりアドレス可能である。前記データ受信器は読み出し動作の間受信したデータを前記少なくとも1つのレジスタに記憶するよう動作可能であり、また、前記データ送信器は書き込み動作の間データを前記シリアル・バスに送信するよう動作可能である。ホスト・バス・インタフェースが前記ホスト・システム上のホスト・バスに直接インタフェースするために設けられていて、該ホスト・バス・インタフェースは、前記少なくとも1つのレジスタに記憶されたデータを、書き込み動作の間、該データが受信されて前記少なくとも1つのレジスタに記憶されるとき、前記ホスト・バスに転送するよう動作可能である。該ホスト・バス・インタフェースはまた、読み出し動作の間データを前記ホスト・バスから取り出すよう動作可能である。

【0008】本発明に他の観点によれば、シリアル・バス・インタフェースは標準レジスタ空間を含んでいて、前記少なくとも1つのレジスタは該標準レジスタ空間の一部を占有している。また、前記複数のレジスタのうちの選ばれたレジスタは標準バス・インタフェース情報の記憶に専用に供されていて、遠隔ノードはこの情報に直接アクセスできる。前記データ受信器は前記複数のレジスタのうちの1つへのアクセス要求を認識するよう動作可能であり、その後、前記データ送信器はアドレスされるときその内容を送信するよう動作可能である。また、前記複数のレジスタのうちの選ばれたレジスタは前記シリアル・バスの動作を定めるコンフィギュレーション（環境設定）情報を記憶するためのコンフィギュレーションレジスタを含んでいる。これにより、遠隔ノードは

前記コンフィギュレーション・レジスタの1つにアクセスすることによって前記シリアル・バスの動作をプログラムできる。

【0009】本発明に別の観点によれば、データはデータ・パケットで受信され、データ・パケットで送信される。これらのデータ・パケットは、前記シリアル・バス上の送信ノードを識別するのに必要な情報および該データ・パケットの内容を、データ・パケットを受信するよう指定された遠隔ノードを識別する情報に加えて含んでいる。また、各データ受信または送信動作に先行して前記遠隔ノードからの書き込み要求または読み出し要求のデータ要求があり、該要求は前記受信されたデータ・パケット内に含まれている。書き込み要求に関連した前記受信データ・パケットは書き込み要求の受信時に前記少なくとも1つのレジスタに記憶されたそれに関連したデータを含んでいる。前記ホスト・インタフェースはこの書き込み要求を認識し、前記少なくとも1つのレジスタに記憶された前記データを前記ホスト・バスに転送する。読み出し要求の間、前記ホスト・インタフェースはこの読み出し要求を認識し、該データに前記データ送信器を持つ遠隔ノードへの転送のため前記ホスト・システムからアクセスする。

【0010】

【実施例】図1を参照すると、IEEE1394シリアル・バスとして定義されたシリアル・バス・アーキテクチャを用いたシステムのブロック図が示されている。これは、「高性能シリアル・バスのためのIEEE標準」(IEEE Standard for a High-Performance Serial Bus)、IEEE STD1394-1995に定められており、これを引用により援用してここに記載に代える。モジュール10は、CPU12、メモリ14、入出力(I/O)16およびCPU18を含むものとして示されている。CPU12、メモリ14、入出力(I/O)16およびCPU18は全てシステム内のユニットである。ユニット12-18の各々は、モジュール10に固有のシステム・バスであるパラレル・バス20にインタフェースしている。加えて、ユニット12-18の各々は「バックプレーン」と称されるシリアル・バス22にインタフェースしている。IEEE1394標準に従って動作するシリアル・バス22は、システム外でブリッジ24にインタフェースしている。ブリッジ24とモジュール10はそれぞれシリアル・バス上の論理ノードを構成する。一般に、シリアル・バス・アーキテクチャはアドレス可能なエンティティである論理ノードによって定義される。これらの論理ノードはそれぞれ独立に再設定および識別でき、1つ以上のノードが単一のモジュール上に存在し得るし、また単一のノード内に1つ以上のユニットが存在し得る。それゆえ、ノードは論理アドレッシングの概念であり、そこでは、モジュールは、物理イ

ンタフェースを共有する1つ以上のノードから成り得る物理装置である。単一のノードのアドレス空間は1つ以上のユニットに直接マッピングすることができる。ユニットはディスク・コントローラ、メモリ、CPU等の論理エンティティであり得る。所与のユニット内には、独立した制御レジスタを介してアクセス可能あるいはダイレクト・メモリ・アクセス(DMA)コマンド列で一意的にアドレス可能な複数のサブ・ユニットが存在し得る。

【0011】図1をさらに参照すると、バックプレーン・シリアル・バス22を用いたモジュール10内の1つの環境(「バックプレーン環境」と称される)と「ケーブル環境」と称される他の1つの環境から成る2つの環境があるのがみられる。ケーブル環境にインタフェースするノードはそれに関連付けられた「ポート」を有している。ブリッジ・ノード24はそのようなノードであり、一方の側ではバックプレーン・シリアル・バス22にそして他方の側ではケーブル26にインタフェースしている。ケーブル26は単一のI/Oノード28にその中の1つのポートを介してインタフェースしている。I/Oノード28は他に2つのポートを有していて、その1つはケーブル・シリアル・バス30を介してブリッジ・ノード32に接続されている。ブリッジ・ノード32は、モジュールである他のシステム34にインタフェースしている点でブリッジ・ノード24に類似している。システム34は、システム10と実質的に同一であってもよいし、バックプレーンを用いた任意の別のタイプのシステムであってもよい。I/Oノード28の第3のポートはケーブル・シリアル・バス36を介してI/Oノード38の1つのポートにインタフェースしており、I/Oノード38の他のポートはケーブル・シリアル・バス40を介してI/Oノード42にインタフェースしている。

【0012】一般に、ケーブル環境は有限の分岐と拡張を有する非循環ネットワークを提供する物理的なトポロジーである。その媒体は信号用の2つの導体対と電源および接地用の1つの対とから成り、これらは異なるノード上のポートを接続する。各ポートはターミネータ、送受信器および簡単なロジック(論理)から成る。ケーブルとポートはノード間のバス中継器として働き、単一の論理バスをシュミレートする。これに対して、バックプレーン環境はマルチドロップ(分岐)バスから成る。これはモジュール内のバックプレーンの長さを走行する2つの単一終端導体から成る。バスに沿って分布したコネクタはノードがバスに「プラグ・イン」するのを可能にする。このシステムは全てのノードにバスをアサートするのを許すワイヤードOR論理を利用する。

【0013】次に図2を参照すると、シリアル・バス・プロトコルのブロック図が示されている。シリアル・バス・プロトコルは、トランザクション層50、リンク層

52 および「PHY」とラベルした物理層54を含む3つの積層から成っている。トランザクション層50は、CRSアーキテクチャ（制御および状態レジスタ）をサポートするよう求められたバス・トランザクションを実行する完全な応答・応答プロトコルを定める。これは読み出し、書き込みおよびロックの動作を提供する。リンク層52はトランザクション層50に肯定応答データグラム（要求の確認を伴う一方方向のデータ転送）サービスを提供する。それはパケットの送信および受信のためにアドレスの指定、データのチェックおよびデータのフレーミングを行う。リンク層52はまた、タイミングおよび同期化のために用いられる「サイクル」信号の発生を含む等時性データ伝送サービスをアプリケーションに対して直接提供する。1つのリンク層転送は「サブ・アクション」と呼ばれる。

【0014】物理層54は3つの主要な機能を提供する。物理層54はリンク層52によって用いられる論理記号を異なるシリアル・バス媒体上の電気信号に変換する。物理層54は、アービトレーション・サービスを提供することによって、一時に1つのノードだけがバス上にデータを送信していることを保証する。物理層54はまた、シリアル・バスに対する機械的インタフェースを定める。ケーブルおよびバックボーン環境の各環境毎に異なる物理層がある。ケーブル物理層は、データ再同期化やリポートサービスおよび自動バス初期化を行う。

【0015】これら3つの層に加えて、ノードを制御したりバス資源を管理するのに必要な基本的な制御機能や標準的なCSRを提供するシリアル・バス管理ブロック（マネージャ）56が設けられている。このブロック56は多数の要素から成っていて、それらは、バス全体に互って管理責任を行使する単一のノードでのみ活性のバス・マネージャ要素や、ノード・コントローラ要素を含む。さらに、データを他の等時性資源に割り当てるのに必要なサービスを集中化する等時性資源マネージャを含んでいる。等時性資源とは、最小持続時間と同じかその整数倍の持続時間のいずれかを有する連続した有効インスタンス間の時間間隔を持つ時間尺度または信号の特性を有する資源のことである。本発明の目的のために、シリアル・バス58とリンク層52にインタフェースする物理層54は受信バッファ（図示されていない）にインタフェースするだろう。

【0016】次に図3を参照すると、物理層54とリンク層52間のインタフェースのブロック図が示されている。物理層54はシリアル・バス58にインタフェースし、そこからデータを受信するよう動作可能である。データ(D)は8ビット双方向データ・バス60を介してリンク層52へあるいはリンク層52から伝送される。2つの制御ビット(CTL)が制御バス62上を物理層54とリンク層52の間を伝送される。リンク要求(LREQ)は要求線64を介してリンク層52から物理層

54へ転送されるが、ここでシステム・クロック信号SCLKが物理層54からリンク層52へ転送され、物理層54はこのクロックを復元する。

【0017】以下、データ速度を98.304メガビット/秒の倍数で言及する。ケーブル環境でのIEEE1394に規定されたインタフェースは100メガビット/秒、200メガビット/秒および400メガビット/秒のデータ速度をサポートする。バックプレーン環境は25メガビット/秒および50メガビット/秒をサポートする。これらの速度は符号化スキームと無関係な実際の「ビット」レートである。冗長符号化スキームでの実際のクロック速度は「ボー」レートと称され、これはこのインタフェースのクロック速度とは無関係である。

【0018】物理層54はデータと制御ビットを転送するための双方向性のピンを制御する。リンク層52は、制御が物理層54からリンク層52に移行されるとき、これらのピンを駆動するだけである。リンク層は線64上の専用の要求ピンを介して全ての自発的な活動を行う。インタフェース上で起こり得るアクションは、送信、受信、状態および要求に分類される。システム・クロックSCLKは物理層54によって駆動され、通常、49.152MHzの速度でシリアル・バス・クロックと同期をとられる。「ハイ」に設定されると物理層がバックプレーン環境にあることを示すバックプレーン入力、リンク層52上に設けられている。他の入力としてCLK25入力が設けられており、「ハイ」に設定されると線66を介した物理層54からのSCLK出力を24.576MHzの値にする。

【0019】データが2つのチップ間を搬送されるとき、データ・バス60の幅は接続された物理層54の最大速度に依存し、100メガビット/秒毎に2ビットである。そのため、毎秒100メガビット転送のためのパケット・データはD[0:1]を用い、毎秒200メガビット転送ではD[0:3]を用い、毎秒400メガビット転送では最大限のD[0:7]を用いる。未使用のD[n]信号は「ロー」に駆動される。制御バス62は常に2ビットを搬送する。制御が物理層54とリンク層52の間で移行されるときはいつも、サイド・サレンドリング制御がなされる。それにより、制御ピンとデータ・ピンは、その出力バッファをトライステートする前に1クロックの間常に論理「0」レベルに駆動される。

【0020】上述したように、要求、状態、送信および受信という4つの基本的な動作がインタフェースで起こり得る。バスを要求するには、または、物理層54内のレジスタにアクセスするには、リンク層52は短いシリアル・ストリームを要求ピン64を介して物理層54に送る。物理層54がリンク層52に転送すべき状態情報を有しているとき、物理層54は状態転送を開始する。物理層54はインタフェースがこの転送を行うのにアイドルになるまで待つ。そして、制御バス62上に状態ビ

ットをアサートすることによって転送を開始する。同時に、状態情報の最初の2ビットをD[0:1]上に与える。リンク層52が要求線64を介してシリアル・バス58へのアクセスを要求するとき、物理層54はシリアル・バス58へのアクセスについてアービトレーション(裁定)を行う。物理層54は、裁定が成ると、システム・クロックSCLKの1サイクルの間制御バス62上に「送信」をアサートすることによって、リンク層52に対してシリアル・バスを許可する。その後、単一のサイクルの間アイドルである。リンク層52は、物理層54からの「送信」状態をサンプリングした後、制御バス62上に「ホールド」あるいは「送信」をアサートすることによってインタフェースの制御を引き継ぐ。「受信」動作中は、物理層54は、シリアル・バス58に「データ・オン」状態を認めるときはいつも、制御バス62上に「受信」をアサートしかつ各データ・ピン上に論理「1」をアサートすることによって受信動作を開始する。次いで、物理層54はデータ・ピン上に速度符号を配することによってパケットのスタートを指示する。毎秒100メガビットに対しては、データ・ビットは「00xxxxxx」である。また、毎秒200メガビットに対しては「0100xxxx」、毎秒400メガビットに対しては「01010000」である。ここで、値「x」はノン・オペレーションである。

【0021】リンク層52はFIFO70の形のバッファにインタフェースしている。FIFO70は、読み出し/書き込みポインタの位置とFIFOの全てのイン/アウト・アクセスを定める読み出し/書き込みFIFO制御ブロック71によって制御される。FIFO70の他の側は、32ビット・バスであるホスト・バス72にインタフェースしている。

【0022】次に図4を参照すると、パケットの非同期送信のためのリンク層52でのサブアクションが示されている。このサブアクションは要求と応答の形である。パケットを送信したいノードによって送信される「ARB」とラベルされたアービトレーションシーケンスがあり、このシーケンスが物理層54に送信されてバス58の制御を獲得する。物理層54が既にバスを制御しているなら、物理層54は直ちに応答でき、データ・パケットの送信が行なわれる。このデータ・パケットの送信は、非同期サブアクションでは、ソース・ノードがデータ・プリフィクス信号(必要なら速度符号を含む)、ソース・ノードおよび宛て先ノードのアドレス、トランザクション符号、トランザクション・ラベル、リトライ符号、データ、巡回冗長チェック(CRC)およびパケット終了(他のデータ・プリフィクス信号かデータ終了信号)を送信することを含む。この後に、一意的にアドレスされた宛て先がパケットの送信先(受信側)でとられるアクションを送信元ノードに示す符号を返送する肯定応答(ACK)フィールドが続く。これらの各非同期サ

ブアクションは「サブアクション間隙」と呼ばれる空きバス期間で隔てられている。パケット送信と肯定応答受信の間に「肯定応答(ACK)間隙」が設けられている。この肯定応答間隙の長さは受信側がリンク要求と肯定応答(ACK)の送信元に相対してどこにあるかに依存して変わる。しかしながら、肯定応答間隙の最大長はサブアクション間隙よりは十分に短く、肯定応答が受信される前にバス上の他のノードがアービトレーションを開始しないよう保証する。

【0023】次に図5を参照すると、リンク層52が要求を扱う(要求に対してサービスを行う)様子の線図が示されている。上に述べたように、リンク層52は要求、指示、応答および確認のサービス・プリミティブを利用する。要求プリミティブは要求側リンク層(リンク要求元)によって応答側リンク層(リンク応答側)へパケットを転送するために用いられる。指示プリミティブは応答側リンク層によるパケットの受信を示す。応答プリミティブは応答側リンク層による肯定応答の送信を示し、確認プリミティブは要求側リンク層による肯定応答の受信を示す。ひとたびリンク要求がなされると、システムは受信ノードへのアービトレーションおよびパケットの送信を行い、次いで、受信ノードが肯定応答の形で要求側リンク層に返答し、そこで要求側リンク層が送信を確認する。

【0024】次に図6を参照すると、送信されるパケットのためのレジスタ・マップが示されている。パケットは複数のクワッドレットを含むヘッダを有する形態である。典型的には、最初のクワッドレットは物理IDを含み、最後のクワッドレットはヘッダCRCを含む。ヘッダ・パケットの後にはデータ・ブロックが続く、該データ・ブロックは複数のデータ・クワッドレットから成り、最後のクワッドレットはデータCRCクワッドレットである。最初のコードレット内のパケット・ヘッダは、プライマリ・パケット(主パケット)のパケット種類を定めるトランザクション符号を含む。トランザクション・パケット符号はパケット・フォーマットと実行されるトランザクションの種類を特定する。これはデータ・クワッドレットの書き込み要求、データ・ブロックの書き込み要求、データ・クワッドレットおよびデータ・ブロックの読み出し要求、データ・クワッドレットおよびデータ・ブロックの読み出し応答等である。図4に関連して上で述べた非同期データ・パケットはプライマリ・データ・パケットである。

【0025】次に図7aを参照すると、本発明の好適実施例のブロック図が示されている。上で説明したように、物理層54はリンク層52とトランザクション層50の両方にインタフェースしており、これは図2に示されている。本発明の好適実施例においては、リンク/トランザクション層コントローラ(L/Tコントローラ)200が設けられており、該コントローラ200は物理



層54とアドレス204、データ・バス206および制御バス208から成る一組のホスト・システム・バス202との間でインタフェースするよう動作できる。ホスト・バス202は周辺装置210にインタフェースするよう動作できる。このコントローラ200は、マイクロコントローラの動作を本質的にエミュレートすることに加えて、図2のリンク層52、トランザクション層50およびシリアル・バス・マネージャ56の機能の全てを提供するよう構成されている。それゆえ、以下で説明するように、このコントローラ200は、別個のマイクロプロセッサあるいはマイクロコントローラを必要とせずにシリアル・バス58と周辺装置210との間に直接インタフェースできる。

【0026】リンク層52とトランザクション層50の機能の全てに加えて、ホスト・バス202にインタフェースするためのインタフェースが設けられている。コントローラ200はアドレス・ブロック214を用いてアドレス・バス204にアドレスを送信したり、アドレス・バス204からアドレスを受信するよう動作できる。データについてはデータ・バッファ216を介したデータ・バス206への送信およびデータ・バス206からの受信ができ、制御情報についてはコントローラ218を介した制御バス208への送信および制御バス208からの受信ができる。コントローラ200内には内部レジスタ空間220があり、該内部レジスタ空間220はIEEE1212CSRアドレス空間等の従来のアドレス空間中でコントローラ200を定めるよう動作できる。コントローラ200中の内部レジスタ空間220は他のノードのシステムによってアクセス可能で、直接これらのレジスタへの書き込みおよび読み出し要求を許す。また、内部FIFO219が設けられており、該内部FIFO219は、基本的には、データ・バッファ216と関連してシステムのホスト側とシリアル・バス側間のデータ転送のバッファを行うように働く。

【0027】動作に際して、シリアル・バス上の他の場所にあるCPU（図示されていない）は、この特定のノードにどのような種類の装置があるかを決定するために内部レジスタ220にアクセスすることができる。ひとたびこのノードが周辺装置への直接アクセスを許す特別なアーキテクチャを有していることをCPUが認識すると、本発明に従ってデータ転送が影響を受ける。もしコントローラ内の内部レジスタ中の情報が遠隔の場所で望まれているならば、送信装置からのデータ・パケットは、コントローラ200で認識されることになるアドレス情報とデータ情報の両方からデータが構成されるように配置される。これは、アドレスとしてばかりでなく後で実行される書き込みまたは読み出し動作の要求として認識される。もし送信ノードが周辺装置210にアクセスすることを望むなら、受信アドレスのアドレス・バス204への転送と受信データのデータ・バス206を介

した周辺装置210への転送を基本的に含む操作をコントローラ200にさせるのに十分な情報をアドレスおよびデータ情報の形でコントローラ200に送信するだけでよい。これは、周辺ユニットがコントローラ200のアドレス空間の特定の部分を占有しており、そのようなアドレスが受け取られると、コントローラ200は直ちにこのアドレスをホスト側用のアドレス・バス204に転送すること、および同時にデータをホスト・データ・バス上に置くことを、ホスト・システムのために適当な読み出しまたは書き込み指令を発生することに加えて行うという事実因る。このことは、データが先ずFIFOに記憶されることを必要とし、次いで、トランザクション層50によって関連したマイクロコントローラへの割り込みが発生する従来のトランザクションと比較されるべきである。その後、マイクロコントローラがこの割り込みに基づいて行動し、FIFOから適当な情報を取り出したり引き続く処理を実行することになる。これに対して、本発明のシステムは、システム・バス202に直接インタフェースして、コントローラ200が非同期データおよび等時性データの両方を自律的に受信し送信するのを可能にする。

【0028】図7bに示されている本発明の別の実施例においては、コントローラ200からのアドレス・バス204の一部とデータ・バス206が結合されている。好ましい実施例では、データ・バス206は8ビット・データ・バスで、アドレス・バス204は12ビット・バスである。アドレス・バス204の8ビットとデータ・バス206の全8ビットを利用することによって、16ビット・データ・バスとしての新たなデータ・バス211が実現できる。このバスが16ビットの周辺装置209に入力し、両者間で16ビット・データの転送が可能になる。これは、或る応用において16ビット・データの転送を可能にする独特なモードである。これは単に、限られた数のピンがチップ上に設けられているという事実因る。また、遠隔ノードがアドレスおよびデータ・バス上に出力されるべき情報を送っているのをコントローラ200が認識するという事実によって、データはアドレス・バス204の最下位7ビットとデータ・バス206の全データ・ビットを介して16ビット・データ・バス211に転送されるのがわかる。コントローラ200は実際にはアドレス指定動作をしていないし、アドレス・バス204やデータ・バス206上に何があるかについて何の判定もしていないということ、それよりむしろ、遠隔ノードがコントローラ200に特別な様式でデータおよびアドレス情報を送っている結果としてコントローラ200はこのデータおよびアドレス情報をそれら2つのバスに単に転送しているだけであるということに注目することが重要である。遠隔ノードがアドレス・バス204およびデータ・バス206への情報をどのように得るかを認識することが単に重要である。以下で

より詳細に説明するように、このことは、特定の内部レジスタに情報を送信することだけを遠隔ノードに要求するだけであり、結果として、コントローラ 200 が自動的にこの情報を適当なバス上に出力する。遠隔ノードは該ノードが情報を送信している先の装置の種類についての知識を持っているので、コントローラ 200 に送信された情報が自動的にアドレス・バス 204 およびデータ・バス 206 に直接転送されるという事実が分かる。

【0029】再び図 7a を参照すると、データはホスト・システム・バス 202 とシリアル・バス 58 との間を 2 つの方法のうちの何れかで転送される。第 1 の方法においては、データは内部レジスタに転送され、直ちにアドレス送受信ブロック 214 およびデータ・バッファ 216 に転送され、そして直ちにデータ・バス 206 およびアドレス・バス 204 上に置かれる。このように、遠隔ノードは情報を直接システム・バス 202 に転送することができる。他のモード（第 2 の方法）においては、データは内部 FIFO 219 にそこへの記憶のため転送され、そして後で周辺装置 210 に転送される。送信動作では、データはホストまたはシステム・バス 202 から受信され、FIFO 219 にストア・アンド・フォワード（記憶／送り出し）様式で記憶される。次いでシリアル・バス上に送信される（送り出される）。

【0030】次に図 8 を参照すると、コントローラ 200 のデジタル・カメラ内での応用が示されている。デジタル・カメラはイメージャ 250 と該イメージャ 250 にインタフェースしてそこからデータを受信するフィールド・メモリ 252 とを備えている。カメラはまた、それに関連付けられた制御論理ブロック 254 を有しており、該制御論理ブロック 254 はそこにデータが送られてくるとコントローラ 200 に対して線 256 上に送信事象信号 EVENT を発生するよう動作可能である。コントローラ 200 は、この信号を受け取ると、フィールド・メモリ 252 内のデータにアクセスしてこの情報を直接シリアル・バス 58 そして遠隔の場所に送信する。上で言及したように、この動作がどのように実行されまたどのノードに送信されるかを決定するようプログラムできる内部レジスタ 220 が設けられている。

【0031】次に図 9 を参照すると、本発明の他の応用としてオーディオ送信器への応用が示されている。アナログ入力信号は A/D（アナログ／デジタル）変換器 262 に入力する線 260 上のステレオ入力信号である。A/D 変換器 262 はテキサス・インスツルメンツ製のタイプ TLC320AD57C である。A/D 変換器 262 はコントローラ 200 のデータ入力への線 264 上にステレオ・ビット・シリアル・ストリームを発生する。制御論理ブロック 270 は情報がコントローラ 200 に送信されているのを示す送信事象信号 EVENT を線 272 上に発生するのに用いられる。コントローラ 200 は制御論理ブロック 270 にインタフェースし

ていて、データの発生と FIFO 219 内への記憶のためのコントローラ 200 への送信を制御し、その後このデータをシリアル・バス 58 に送信する。

【0032】次に図 10 を参照すると、コントローラ 200 の他の応用が示されている。ここでは、コントローラ 200 はオーディオ受信器として利用されている。コントローラ 200 はシリアル・バス 58 からデータを連続的に受信する。このデータは連続して複号されて FIFO 219 に記憶され、さらにデータ／アドレス線 276 上を D/A（デジタル／アナログ）変換器 278 に送られ、そこからアナログ・ステレオ出力信号として線 279 上に出力される。制御論理ブロック 282 がコントローラ 200 にインタフェースするように設けられている。データ／アドレス情報はデータ 8 ビット、アドレス情報 8 ビットで伝送される。

【0033】次に図 11 を参照すると、遠隔送信ノード 280 がローカル・ノード 282 に情報を送信するよう動作できる一般的な応用のブロック図が示されている。ローカル・ノード 282 は、上で説明したコントローラ 200 と遠隔ノード 280 からの情報が送られるべき周辺ユニット 284 とを備えて構成されている。遠隔ノード 280 は物理層 288 に加えてリンク層 286 とトランザクション層（図示されていない）をそれに関連付けられて有している。そのため、物理層 288 とリンク層 286 は、遠隔ノード 280 がシリアル・バス 58 を越えてローカル・ノード 282 と通信を行って、そこにデータ・パケットを送ったり、そこからデータ・パケットを受け取ったりするのを可能にする。遠隔ノード 280 にはまた、ローカル・ノード 282 にある周辺ユニット 284 と通信するため CPU 290 が設けられている。上で説明したように、CPU 290 はバス 58 上の複数のノードと通信可能である。ノード 282 と通信するには、バス 58 上にどんな種類のノードが存在しているかを先ず知らなければならない。このために、CPU 290 はコントローラ 200 のアドレス空間（これは典型的な CS1212 アドレス空間である）内の既知のレジスタ位置にアクセスする。ローカル・ノード 282 はこのアドレス空間を有して構成されているが、他のノードも全て CS1212 アドレス空間を有して構成されている。コントローラ 200 内の特定のアドレス位置にアクセスするとき、CPU 290 はローカル・ノード 282 上の他の CPU に行く必要はない。というよりはむしろ、そのような要求がなされると CPU 290 はコントローラ 200 の内部レジスタに直接行く。そうすると、コントローラ 200 は要求された情報をシリアル・バス 58 に送信する。CPU 290 はコントローラ 200 がローカル・ノード 282 に存在することを認識すると、CPU 290 は通常とは若干異なる様式で読み出しおよび書き込み要求を発生する。CPU 290 は、FIFO を通る必要なく周辺ユニット 284 のアドレス空間への

直接アクセスが仮想的にできることを知って、それらの要求を送信する。これについては後で説明する。このことは、実際においては、通常はローカル・ノードにあるCPUの機能性の幾らかを遠隔ノードに移す。さらに、遠隔ノードのCPU290はコンフィギュレーション

(環境設定) 命令をコントローラ200の内部レジスタに直接送信してこれらのレジスタをコンフィギュアすることができる。

【0034】遠隔ノードのCPU290にローカル・ノードのコントローラ200をプログラミングするのを許すために、複数のコンフィギュレーション(環境設定)レジスタがコントローラ200のアドレス空間にマッピングされる。これらのコンフィギュレーション・レジスタはホスト・インタフェースから直接アクセス可能である。一般に、IEEE1394バス・プロトコルは64ビット固定アドレッシング・スキームを用いている。この64ビット・アドレスは10ビットのバス番号と、6ビットのノード番号と、20ビットのページ・アドレスと、28ビットのオフセットから成る。各ノードについて3つのアドレス可能なメモリ空間がある。それらはメモリ空間、プライベート空間およびレジスタ空間である。各空間のアドレスを表1に示す。

【0035】

【表1】

表 1

メモリ	Bus_Node_00000_000000 Bus_Node_FFFFD_FFFFFFFF
プライベート	Bus_Node_FFFFE_000000 Bus_Node_FFFFE_FFFFFFFF
レジスタ	Bus_Node_FFFFF_000000 Bus_Node_FFFFF_FFFFFFFF

【0036】64ビット・アドレッシング・スキーム用のアドレスは図12の線図に従って構成される。物理層がシリアル・バス58から情報を抽出するには物理層に十分な情報を送る必要があることが図12から分かる。一度ストリップされると、この情報の全てをリンク/トランザクション層コントローラ200に送信する必要はない。ページ・アドレスと28ビットのオフセット情報(この28ビットのオフセット情報は内部レジスタ空間を定める)を送信するだけでよい。

【0037】次に図13を参照すると、所与のコントローラ200の内部レジスタ空間についてのアドレス空間の線図が示されている。コントローラ200をIEEE1212CSRアドレス空間に合わせるには、或る情報がアドレス空間内の特定の位置にあることを保証する必要がある。それゆえ、CSRアドレス空間は、位置0-512にCSRアーキテクチャに関する情報、位置512-1024にシリアル・バスに関する情報、位置1024-2048にROM(リード・オンリ・メモリ)位置(これらは必ずしも変更されとは限らない)、および位置2048-4096に特定のコントローラ・ユニット自体に関する情報を有し、残りの位置4096-2

56Mは未使用ユニット空間として残してある。

【0038】所与の領域内のメモリ位置の全てが機能部分を提供する必要はない。そのため、必要最小量の情報だけが記憶される。例えば、CSRアドレス空間アーキテクチャについては、STATE\_CLEAR(状態クリア)、STATE\_SET(状態設定)、NODE\_IDS(ノード識別子)およびRESET\_START(リセット・スタート)の4つのレジスタだけが設けられている。シリアル・バス領域については、CYCLE\_TIME(サイクル・タイム)およびBUSY\_TIMEOUT(ビジー・タイムアウト)に関する情報だけが2つのレジスタに設けられている。リード・オンリ・メモリ(ROM)情報とみなされる情報については、MINIMAL\_ROM(最小ROM)と称する位置に記憶される。これは、一般には、製造者、部品および部品に関連したタイプ(種類)に関する情報である。ユニット空間に関連した位置には、VERSION(バージョン)、INTERRUPT(割り込みの種類)、INTERRUPT\_MASK(割り込みマスクの種類)、およびPHY\_CHIP\_ACCESS(物理層に対する種々のチップ・アクセス情報)等が記憶される。それに加えて、T\_CONTROL\_REG0-4と標示した複数の送信制御レジスタが設けられている。これらのレジスタについては、後でより詳細に説明する。

【0039】コントローラ200は、シリアル・バス58から要求を受信するときはいつも全64ビットアドレスを複号する。もし複号されたアドレスがCSRレジスタ空間内のアドレスとオン・チップ・レジスタ(即ち、図13で記憶情報を持つものとして説明したレジスタ)への下位12ビット点を構成するなら、そのレジスタがシリアル・バス58からアクセスされる。CSR1212レジスタ空間のために取って置かれた占有されていない多数の位置があることが注意されるべきである。この理由は最小組のレジスタだけが設けられているということである。もし、何らかの理由で、アドレス空間のアンボジュレイテッド(非居住または非分布)部分に通常見いだされる命令あるいは情報、即ち、コントローラ200に含まれていない命令あるいは情報が遠隔ノードから動作するよう求められたならば、そのアドレス空間を占めるローカル・ノードの外部レジスタが必要とされる。書き込み動作がローカル・ノードのコントローラ200にあるオン・チップ・レジスタに向けられているときはいつも、これらの書き込みは、もし内部エコー・ビットCSR\_WR\_ECHOが設定されているなら、ホスト・インタフェースに反映される。ホスト・インタフェース・アドレス(A[11:0])は単純に64ビット・シリアル・バス・アドレスの12LSB(最下位12ビット)である。オン・チップ・レジスタにアクセスする特別な場合は、後で説明するMicro\_M\_Regにアクセスする場合である。もしレジスタ空間がオン・チ

ップでないレジスタへの下位12ビット点に複号されているならば、コントローラ200はこれを認識する。そして、CSR1212がアプリケーションによって履行されていると仮定して、読み出しと書き込みの両方がホスト・インタフェース上で実行される。CSR1212レジスタ空間は単に1つの標準であり、遠隔ノードが何れかのノードにあるコントローラ200で利用されている特定の標準を知っている限り、任意のレジスタ空間が利用できることが理解されるべきである。本アプリケーションでは、CSR1212は部品を周知の標準に合わせるのに用いられている。

【0040】一般に、チップに収容されたホストの種類は、ホストのタイプを定めるHTYPと標示された外部ハードウェア・ピンによって定義される。もしホストの種類が8ビット・マスタに設定されるなら、システムは

マイクロコントローラをエミュレートでき、ホスト・システムをインタフェースできる。もしホストの種類が単にCSRアクセス・モードに設定されるなら、位置0-4096間の内部CSRだけがアクセス可能である。

【0041】コントローラ200について、次の4つの基本的な動作モード、即ち、

1. 非同期受信、
2. 非同期送信、
3. 等時性送信、および
4. ホストCSRアクセスがある。

【0042】サポートされるトランザクションの種類およびホスト・インタフェース・トランザクションへのマッピングの概要を表2に示す。

【0043】

【表2】

表 2

HTYPE	受信 1394 トランザクション	ホスト・インタフェース・ドライバ・アクション	ack	送信 1394 トランザクション	AADEC
0	Micro_M_Reg へのコト・レフト 書き込み要求 dest_addr = Node_id, FFFFF:Micro_M_Reg	8ビット・マスタ・ハ・イト書き込み A[11:0] = quadlet_data[12:23] D[7:0] = quadlet_data[24:31]	1 2 1	Write_Resp_En が設定されてい なければ、書き込み要求 なし。 Write_Resp_En が設定なら、 CAZ 上に書き込み要求。 Write_Resp_Cat が設定なら、 書き込み要求が連結。	0
1,2	Micro_M_Reg へのコト・レフト 書き込み要求 dest_addr = Node_id, FFFFF:Micro_M_Reg	無	4	無	0
0	Micro_M_Reg へのコト・レフト 読み出し要求 dest_addr = Node_id, FFFFF:Micro_M_Reg	8ビット・マスタ・ハ・イト読み出し A[11:0] = quadlet_data[12:23] response_quadlet_data[24:31] = D[7:0]	2 1	CAZ 上に読み出し要求。 Read_Resp_Cat が設定なら、 読み出し要求が連結。	0
1,2	Micro_M_Reg へのコト・レフト 読み出し要求 dest_addr = Node_id, FFFFF:Micro_M_Reg	無	4	無	0
0	Initial Memory Space へのコト・ レフト 書き込み要求 Node_id, 00000, 00000000 <= dest_addr < Node_id, FFFFF, 00000000	4回の 8ビット・マスタ・ハ・イト書き込み (順番は 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31]	1 2 1	Write_Resp_En が設定されてい なければ、書き込み要求なし。 Write_Resp_En が設定なら、 CAZ 上に書き込み要求。 Write_Resp_Cat が設定なら、 書き込み要求が連結。	1
1	Initial Memory Space へのコト・ レフト 書き込み要求 Node_id, 00000, 00000000 <= dest_addr < Node_id, FFFFF, 00000000	16ビット・スレーブ・ポート 1回目のアクセス A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] 2回目のアクセス A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31]	1 2 1	Write_Resp_En が設定されてい なければ、書き込み要求なし。 Write_Resp_En が設定なら、 CAZ 上に書き込み要求。 Write_Resp_Cat が設定なら、 書き込み要求が連結。	1

【表 3】

表 2 の 続 き

HTYPE	受信 1394 トラザンション	戻スト・インクエズ・トラザンション	ack	送信 1394 トラザンション	AADEC
1	Initial Memory Space への ブロッグ書き込み要求 Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFE, 0000000	16ビット・スレーブ・モード・CAZが最終データを示すまで戻スト・インクエズからデータ読み出し。 1回目7けた A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] 2回目7けた A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31] 引き続く7けた A[7:0] = next quadlet_data[0:7] D[7:0] = next quadlet_data[8:15]	1 2 1	Write_Resp_Enが設定されていなければ、書き込み要求なし。 Write_Resp_Enが設定なら、CAZ上に書き込み要求。 Write_Resp_Catが設定なら、書き込み要求が連結。	1
2	Initial Memory Space へのコードレット またはブロッグ書き込み要求 Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFE, 0000000	無	4	無	1
0	Initial Memory Space へのコードレット 読み出し要求 Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFE, 0000000	4回の8ビット・マスタ・ハブ読み出し (順番は 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31]	2 1	CAZ上に読み出し要求。 Read_Resp_Catが設定なら、読み出し要求が連結。	1
1	Initial Memory Space へのコードレット 読み出し要求 Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFE, 0000000	16ビット・スレーブ・モード 1回目の7けた A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] 2回目の7けた A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31]	2 1	CAZ上に読み出し要求。 Read_Resp_Catが設定なら、読み出し要求が連結。	1
1	Initial Memory Space へのブロッグ 読み出し要求 Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFE, 0000000	16ビット・スレーブ・モード・CAZが最終データを示すまで戻スト・インクエズからデータ読み出し。 1回目7けた A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] 2回目7けた A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31] 引き続く7けた A[7:0] = next quadlet_data[0:7]	1 2 1	Write_Resp_Enが設定されていなければ、書き込み要求なし。 Write_Resp_Enが設定なら、CAZ上に書き込み要求。 Write_Resp_Catが設定なら、書き込み要求が連結。	1

【表 4】

表 2 の 続 き

2	Initial Memory Spaceへのコードレット または、ワット読み出し要求 $\text{Node\_id} \ll 00000, 0000000 \ll \text{dest\_addr} \ll \text{Node\_id}, \text{FFFFF}, 0000000$	D[7:0] = next quadlet data[0:31]	4	1
0	CSRへのコードレット書き込み 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	4回の8ビットワット書き込み (順番は 0,1,2,3) $A[11:0] = \text{dest\_addr}[20:31] + n$ $D[7:0] = \text{byte } n \text{ of quadlet\_data}[0:31]$	1 2 1	2
1,2	CSRへのコードレット書き込み 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	無	4	2
0	CSRへのコードレット読み出し 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	4回の8ビットワット読み出し (順番は 0,1,2,3) $A[11:0] = \text{dest\_addr}[20:31] + n$ $D[7:0] = \text{byte } n \text{ of quadlet\_data}[0:31]$	2 1	2
1,2	CSRへのコードレット読み出し 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	無	4	2
0	CSRへのコードレット書き込み 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	CSR_WR_ECHOにが設定なら4回の8ビットワット 書き込み(順番は 0,1,2,3) $A[11:0] = \text{dest\_addr}[20:31] + n$ $D[7:0] = \text{byte } n \text{ of quadlet\_data}[0:31]$ CSR_WR_ECHOにが設定なら、コードワット なし。	1 2 1	3
1,2	CSRへのコードレット書き込み 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	無	4	3
0	CSRへのコードレット読み出し 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	無	2 1	3
1,2	CSRへのコードレット読み出し 要求 (Node_id, FFFFF, 0000000 $\ll \text{dest\_addr} \ll \text{Node\_id}$ , は FFFFF, FFFFF) dest_addr 内部レジスタ組中になし。	無	4	3

【0044】上記4つの基本的動作モードの各々について以下に詳細に説明する。

#### 【0045】非同期受信

マイクロコントローラ・エミュレーション・モード、AADEC[1:0]=0では、コントローラ200はCS  
R\_Micro\_M\_Regへのシリアル・バス書き込  
みまたは読み出し要求トランザクションに  
40 応答してホスト・インタフェース上に8  
ビット書き込みおよび読み出しトランザク  
ションを発する。Micro\_M\_Regへの書き  
込み要求は、コントローラ200にそのホス  
ト・インタフェース上でアドレスAM、デー  
タDMでの書き込みトランザクションを実行  
させる。Micro\_M\_Regに書き込まれたデ  
ータの最下位バイトはD[7:0]上にアサー  
トされ、最下位バイトの次はA[11:0]上に  
50 アサートされる。CSZ、CAZ、WE

Z、AADECおよびHTYPEは図17に示され  
たタイミングでのトランザクションの要素  
である。Micro\_M\_Regへの読み出し要  
求は、コントローラ200にそのホスト・  
インタフェース上で読み出しトランザク  
ションを実行させる。読み出しがCAZで  
40 肯定応答されると、コントローラ200  
は読み出し応答を送信する。もしCAZが  
CSZの0、9マイクロ秒以内で生ずると、  
読み出し応答は対応する要求肯定応答に  
連結される。1つの顕著な読み出し要求  
だけが許可される。この動作のタイミン  
グが図18に示されている。

【0046】メモリ・モード、AADEC[1:0]=1  
では、コントローラ200は8コードレ  
ット内部FIFOを用いてノードの初期メ  
モリ空間にアドレスされたシリアル・バ  
ス・コードレットまたはブロック読み出  
しまたは書き込み要求を扱う。ホスト・  
50 インタフェース/F

I F O転送は8ビット・マスタか16ビット・スレーブの何れかである。

【0047】8ビット・マスタ書き込み要求の間、初期メモリ空間への書き込み要求（コードレットまたはブロック）はF I F Oにデータを記憶する。コントローラ200は、図19に示されたSRAM様のタイミングでA、D、WEZ、CSZおよびCAZを用いたバイト・サイズの書き込みトランザクションを行う。A[11:0]上にアサートされるアドレスは書き込み要求の目的（宛て先）アドレスの最下位12ビット（12LSB）である。

【0048】8ビット・マスタ読み出し要求の間、コントローラ200は初期メモリ空間への読み出し要求を受け取り、A、D、WEZ、CSZおよびCAZを用いたバイト・サイズのトランザクション（F I F Oへのデータ読み出し）を行う。F I F Oへの読み出しが完了すると、コントローラ200は読み出し応答を送信する。この動作のタイミングが図20に示されている。A[11:0]上にアサートされるアドレスは読み出し要求の目的（宛て先）アドレスの最下位12ビットである。

【0049】16ビット・スレーブ書き込み要求の間、書き込み要求（コードレットまたはブロック）はF I F O219にデータを記憶する。その後、データは16ビット・データ・バスとしての{A[7:0]、D[7:0]}を用いて外部エージェントによってF I F O219から読み出される。REZは、書き込み要求が受信されかつそのデータがF I F O219で入手可能であることを示す。CSZは、外部マスタがデータを受信する準備ができていることを示すために用いられている。データがコントローラ200からクロック・アウトされる毎に、内部ダブレット（二重）F I F Oポインタがインクリメントされる。内部ダブレット・ポインタが要求されたデータ長に等しくなると、CAZが最終データを示すために用いられ、そして書き込み応答が送信される。この動作のタイミングが図21に示されている。

【0050】16ビット・スレーブ読み出し要求では、コントローラ200が初期メモリ空間への読み出し要求を受け取ると、応答データが16ビット・データ・バスとしての{A[7:0]、D[7:0]}を用いてF I F O219内に書き込まなければならない。WEZは、読み出し要求が受信されかつその空間がF I F Oで入手可能であることを示す。CSZは、外部マスタがデータを発していることを示すのに用いられている。データがコントローラ200にクロック・インされる毎に、内部ダブレットF I F Oポインタがインクリメントされる。内部ダブレット・ポインタが要求されたデータ長に等しくなると、CAZが最終データを示すために用いられ、そして読み出し応答が送信される。この動作のタイミングが図22に示されている。

【0051】外部CSRモード、AADEC[1:0]

=2では、コントローラ200中に含まれていない初期レジスタ空間および初期ユニット空間内のレジスタへの書き込み要求および読み出し要求が、8ビット・マスタ・メモリ・モードと同じバイト・サイズのSRAM様トランザクションを用いて扱われる。

【0052】内部CSRモード、AADEC[1:0]=3では、コントローラ200中に含まれている初期レジスタ空間および初期ユニット空間内のレジスタへの書き込み要求および読み出し要求が、CSR\_WR\_EC HOビットが設定されていなければ、ホスト・インタフェース上での活動なしに内部で実行される。この場合、コードレット書き込み要求の結果、コードレットは、8ビット・マスタ・メモリ・モードと同じバイト・サイズのSRAM様トランザクションを用いて、ホスト・インタフェース上に反映されることになる。

【0053】非同期送信

コントローラ200は、非同期書き込み要求を自動的に規則的間隔であるいは手動で送信するようにプログラムできる。データ・コードレットおよびデータ・ブロック・フォーマットに対する書き込み要求だけがサポートされる。自動（またはセンサ）モードでは、8ビット・マスタ・モードのホスト・インタフェースが1から8コードレットのバケット・データをF I F O219内に読み出す。このモードはストア・アンド・フォワード（記憶／送り出し）であり、データ読み出し量はT\_Control\_Reg3内のData\_Length（データ長）フィールドによって決定される。この読み出しはSensor\_Prefetch\_Event（センサ先取り事象）で始まる。次に、コントローラ200はT\_Control\_Reg(0:3)内の情報を用いて非同期ヘッダをバケットにブリベンド（先掛け）し、組み立てた非同期書き込み要求をSensorTransmit\_Event（センサ送信事象）で送信する。SensorPrefetch\_Eventは、T\_Control\_Reg0のSensor\_Prefetch\_Event\_Select（SPES：センサ先取り事象選択）フィールドを用いて内部事象あるいは外部事象の何れかで起こるようにプログラムできる。

【0054】Sensor\_Prefetch\_Event\_Select（センサ先取り事象選択）オプション：

1. センサ先取りディスエーブルド、
2. 内部サイクル・スタート、
3. 内部サイクル・ダン、および
4. TEVENTピンの外部立ち上がりエッジ。

【0055】Sensor\_Transmit\_Event（センサ送信事象）も、T\_Control\_Reg0のSensor\_Transmit\_Event\_Select（STES：センサ送信事象選択）フィールドを用いて類似の事象で起こるようにプログラムでき



る。

【0056】Sensor\_Transmit\_Event\_Select (センサ送信事象選択) オプション:

1. センサ送信ディセーブルド、
2. 内部サイクル・スタート、
3. 内部サイクル・ダン、および
4. TEVENTピンの外部立ち下がりエッジ。

【0057】手動非同期送信モードでは、16ビット・スレーブ・モードのホスト・インタフェースがコードレットまたはブロック・データをFIFO219中にロードするために用いられる。このモードはフロー・スルーであり、送信パイプラインが生じ得る。FIFOにロードされるデータ量がTx\_Threshold (Txしきい値) に達するかあるいはManual\_Transmit\_Event (手動送信事象) が生じると、コントローラ200はT\_Control\_Reg (0:3) 内の情報を用いて非同期ヘッダをバケットにブリベンド (先掛け) し、書き込み要求の送信を始め。外部ホスト・インタフェース・マスタは送信速度と同速度を保たなければならない、あるいはFIFOアン\*

\* ダーランが起こる。FIFOオーバーランを管理するためにフロー制御が設けられる。これは図21のタイミング図に示されている。

【0058】Manual\_Transmit\_Event (MTE: 手動送信事象) は、T\_Control\_Reg0のManual\_Transmit\_Event\_Select (MTES: 手動送信事象選択) フィールドを用いて起こるようにプログラムできる。

【0059】Manual\_Transmit\_Event\_Select (手動送信事象選択) オプション:

1. 内部サイクル・スタート、
2. 内部サイクル・ダン、
3. Manual\_Transmit\_Event (手動送信事象) ビットを「1」に設定、および
4. TEVENTピンの外部立ち下がりエッジ。

【0060】4つの送信制御レジスタは図14に示されたような複数のフィールドを有している。これらのフィールドの定義を表3に示す。

【0061】

【表5】

表 3

フィールド・ニーモニック	フィールド幅	フィールド記述
STES	2	センサ送信事象選択
SPES	2	センサ先取り事象選択
MTES	2	手動送信事象選択
MTE	1	手動送信事象
tl	6	トランザクション・ラベル
rt	2	リトライ符号
tcode	4	トランザクション符号
pri	4	優先順位
destination ID	16	アドレス
destination offset lo	16	アドレス
destination offset hi	32	アドレス
data length	16	非同期および等時性送信用に用いられるデータ長
DMEN	2	データ・ムーバ・イネーブル 00 = 自動非同期モード 01 = 手動非同期モード 10 = 自動等時性モード 11 = 手動等時性モード
Tx_Threshold	2	送信しきい値 00 = 2 コードレット (8 バイト) 01 = 4 コードレット (16 バイト) 10 = 6 コードレット (24 バイト) 11 = 8 コードレット (32 バイト)
tag	2	同時性ヘッダ・タグ
channel	6	同時性ヘッダ・チャネル番号
sy	4	同時性ヘッダ同期ビット

【0062】等時性送信

コントローラ200は、上で説明した非同期送信とほぼ同じ方法で等時性データ・ブロック・パケットを送信するようにプログラムできる。T\_Control\_Reg4のData\_Mover\_Enable (DME N: データ・ムーバ・イネーブル) フィールドが自動ま

たは手動等時性モードに設定されると、コントローラ200は、等時性ヘッダがT\_Control\_Reg3およびT\_Control\_Reg4内の情報を用いてブリベンド (先掛け) される点を除いて、非同期送信モードと同様に機能する。

【0063】ホストCSRアクセス

HTYPE[1:0]上に{10}をアサートすると、コントローラ200のホスト・インタフェースがCSRアクセス・モードに置かれる。このモードでは、ホスト・インタフェースはスレーブとして働く。内部CSRレジスタに書き込みや読み出しができる。アドレスA[11:0]が4Kの内部CSR空間をアドレスするために用いられる。サイクル・スタート(CAZ)がトランザクションをスタートさせる入力として用いられる。書き込み(WEZ)が書き込みまたは読み出しサイクル肯定応答を示す入力として用いられる。(CAZ)がコントローラ200によってアサートされ、トランザクションを終える。この動作のタイミングが図15に示されている。

＊る。

【0064】次に図16を参照すると、コントローラ200の線図が示されており、そこには物理リンク層54との種々のインタフェースおよびホスト・インタフェース側の種々のアドレス、データおよび制御ピンが示されている。同図に見られるように、バス204用に12ビット・アドレス・バスそしてバス206用に8ビット・データ・バスが設けられている。種々の端子機能を表4に示す。

【0065】

【表6】

表 4

信号名称	ピン #	I/O	記述
A[11:0]		I/O	8ビット・マスタおよびCSRアクセス・ホスト・インタフェース・モードでのアドレス。
D[7:0]		I/O	全てのホスト・インタフェース・モードでのデータ。
CSZ		I/O	8ビット・マスタ・モードでの出力サイクル・スタート/チップ選択。
CAZ		I/O	CSRアクセス・モードでの出力サイクル・スタート。
WEZ		I/O	8ビット・マスタ・トランザクションの入力サイクル肯定応答。16ビット・スレーブ・トランザクションの入力書き込みまたは読み出しスレーブ。CSRアクセス・モードの出力サイクル肯定応答。
REZ			8ビット・マスタ・トランザクションの出力書き込み指示。CSRアクセス・モードの入力書き込み指示。
HCLK		O	ホスト・クロック、HCLK_SELを用いてプログラム可能 00 = SYSCLK 01 = SYSCLK/2 10 = SYSCLK/4 11 = SYSCLK/8
AADEC[1:0]		O	非同期アドレス復号 00 = マイクコントローラ・エミュレーション、CSRアドレス Micro_M_Reg. 復号 01 = メモリ、初期メモリ空間復号 10 = 外部CSR、コントローラ200にないレジスタ空間復号 11 = 内部CSR、コントローラ200にあるレジスタ空間復号
HTYPE[1:0]		I	ホスト・インタフェースのタイプ 00 = 8ビット・マスタ コントローラ200はA(アドレス)、CSZおよびWRを用いてスタートする。 D(データ)はWRZに応じて双方向である。 外部エージェントは肯定応答トランザクションにCAZを用いる。 01 = 16ビット・スレーブ
			インバリッドアドレス 自動シーケンス 10 = CSRアクセス・モード このモードでは、ホスト・インタフェースはスレーブとして働く。読み出しおよび書き込みトランザクションはA、D、CSZ、CAZおよびWRZを用いて履行され、4K CSRにアクセスする。
TEVENT		I	立ち上がりエッジが Sensor_Prefetch_Event をトリガ。 立ち下がりエッジが Sensor_Transmit_Event または Manual_Transmit_Event をトリガ。
D[0:1]		I/O	Phy-linkデータ・バスのデータ0-1は100 Mb/sでD[0:1]上に期待される。 D[0]はMSビットである。
CTL[0:1]		I/O	Phy-link制御バスの制御0-1。CTL[0]はMSビットである。
LREQ		O	PhyへのLink要求。この出力はバス要求を作るためおよびPhyレジスタにアクセスするために用いられる。
SYSCLK		I	システムクロック。この入力はPhyからの49.152Mhzである。

【0066】次に図17を参照すると、コードレット書き込み要求がホストとのインタフェースのため非同期モードで受信された場合の動作のタイミング図が示されている。ブロック301で示されているように、書き込み

要求が受信される。ホスト・クロックHCLKの立ち上がりエッジから短い経過の後、CSZが「ロー」になり、出力サイクル開始/チップ選択動作を指示する。データとアドレスの両方が複号されてアドレスおよびデー

タ・バス上に置かれる。WEZ線もCSZ線と共に「ロー」になり、出力書き込み動作を指示する。この期間中、AADEC線は「0」に設定される。CSZとWEZが「ロー」の間、肯定応答(ACK)が送られる。その後、書き込み応答が続く。

【0067】次に図18を参照すると、コードレット読み出し要求が扱われる場合の動作のタイミング図が示されている。CSZ線が短い遅れの後「ロー」になり、それに続いてCAZが「ロー」になって、入力マスタ・トランザクションの入力サイクル肯定応答信号を示す。これはマスタと認められる。CSZが「ロー」になると、読み出し動作のためのアドレスがバス上に置かれ、次いでCAZが「ロー」になると、データが周辺装置からバス上に置かれる。その後、このデータはFIFO219に記憶され、応答として要求端に送られる。

【0068】次に図19を参照すると、コードレット書き込み要求がメモリ・モードで受信された場合の動作のタイミング図が示されている。これらは内部FIFO219を用いたノードの初期メモリ空間にアドレスされたブロック読み出しまたは書き込み要求である。これは、データのブロックが3つ以上のサイクルの間に「ロー」になり、「ハイ」に上がり、その後「ロー」に下がって順次処理される点でSRAMタイミングと類似している。その結果、4つのアドレスおよび関連したデータが受信され書き込まれる。

【0069】次に図20を参照すると、メモリ・モードでの読み出し要求を示すタイミング図が示されている。これは図19を参照した上の説明と同様に動作するが、これは初期メモリ空間への読み出し要求でバイト・サイズのトランザクションが実行されるので、4回繰り返される点で異なる。FIFO219が一杯になった後、適当な読み出し応答が送られる。

【0070】

【発明の効果】要約すると、本発明によれば、マイクロコントローラ・エミュレータを内蔵したリンク／トランザクション層コントローラが提供される。このマイクロコントローラ・エミュレータはリンク／トランザクション層にマイクロコントローラの動作を組み入れるのを可能にし、それにより、送信ノードは周辺装置のアドレス空間を仮想的にアドレス指定でき、別個のマイクロコントローラおよび必要なインタフェース・トランザクションを経る必要性なしに、書き込み動作中はそこにデータを送信し、また読み出し動作中はそこからデータを読み出すことができる。そのため、遠隔の送信ノードはアクセスする位置を直接制御することができ、実質的にマイクロコントローラ動作の幾つかを要求元ノードにおいて実行することができる。本発明の好適実施例を詳細に説明したが、種々の変更、置換および代替が特許請求の範囲に記載の発明の精神および範囲を逸脱することなくなされ得ることが理解されるべきである。

【図面の簡単な説明】

【図1】IEEE1394シリアル・バス・アーキテクチャを用いたシステムの全体的なブロック図。

【図2】IEEE1394バス内の種々のプロトコル層の簡略化されたブロック図。

【図3】FIFOとインタフェースする物理層およびリンク層のより詳細なブロック図。

【図4】シリアル・バス上の非同期送信の一例を示す図。

10 【図5】リンク層がトランザクションをどのように扱うかを示す線図。

【図6】プライマリ・バケット・データのフォーマットを示す図。

【図7】aは、マイクロコントローラ・エミュレータ・インタフェースを有するリンク／トランザクション層コントローラのブロック図。bは、周辺ユニットへのデータ・バス・インタフェースの別の実施例を示すブロック図。

20 【図8】リンク／トランザクション層コントローラのデジタル・カメラへの応用を示すブロック図。

【図9】リンク／トランザクション層コントローラのステレオ・オーディオ送信器での使用のための応用を示すブロック図。

【図10】リンク／トランザクション層コントローラのステレオ・オーディオ受信器への応用を示すブロック図。

【図11】シリアル・バスの一方側でリンク／トランザクション層コントローラに関連付けられた周辺ユニットと該周辺ユニットをリンク／トランザクション層コントローラを通して制御するために他方側の遠隔位置でシリアル・バスにインタフェースされたCPUのブロック図。

【図12】IEEE1394バス用の64ビット・アドレスリング・マップの線図。

【図13】リンク／トランザクション層コントローラ用のレジスタ・マップの線図。

【図14】制御レジスタの線図。

【図15】ホストCSRアクセスのためのタイミング図。

40 【図16】リンク／トランザクション層コントローラのピン接続を示す線図。

【図17】コードレット書き込み要求を受信する動作のためのタイミング図。

【図18】コードレット読み出し要求の受信のためのタイミング図。

【図19】非同期アドレス複号動作がメモリに対してなされる場合のコードレット書き込み要求の受信のためのタイミング図。

50 【図20】非同期アドレス複号がメモリになされる場合のコードレット読み出し要求の受信のためのタイミング

図。

【図21】ブロック書き込み要求の受信のためのタイミング図。

【図22】ブロック読み出し要求の受信のためのタイミング図。

【符号の説明】

50 トランザクション層

52、286 リンク層

\*54、288 物理層

58 シリアル・バス

200 リンク・トランザクション層コントローラ

209、210、284 周辺装置(ユニット)


280 遠隔ノード

282 ローカル・ノード


290 CPU

\*


【図1】




【図2】




【図15】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図14】




【図12】




【図13】




【図16】




【図17】




【図18】



【図19】




【図21】






【図20】



【図22】



フロントページの続き

(72)発明者 バーク ヘネハン  
 アメリカ合衆国、テキサス、ダラス、オー  
 デリア 12516、アパートメント ナンパ  
 ー1706

【外国語明細書】

TXIN-24,054/TI-24440

PATENT

EXPRESS MAIL CERT. NO. EL021317434US

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

**LINK/TRANSACTION LAYER CONTROLLER WITH INTEGRAL  
MICROCONTROLLER EMULATION**

**TECHNICAL FIELD OF THE INVENTION**

The present invention pertains in general to receiving data from a serial bus of the IEEE 1394 type and, more particularly, to interfacing that data to a peripheral unit in a host system without the requirement for a separate microcontroller.

## BACKGROUND OF THE INVENTION

5       The IEEE has approved a new standard under IEEE 1394 for a high-performance serial bus cable environment that includes a network of logical nodes connected by point-to-point links called physical connections. The physical connections consist of a port on each of the nodes and a cable disposed therebetween. A node can have multiple ports, which allows a branching multi-hop interconnect. The limitations on this topology are set by the requirement for the fixed round-trip  
10       time required for the arbitration protocol. The default timing set after a bus reset is adequate for 16 cable hops, each of 4.5 meters for a total of 72 meters. The maximum number of nodes supported on a single bus is 63.

15       Whenever a node is added to or removed from the 1394 serial bus, a bus reset occurs and forces all nodes to a known state. After a bus reset, the tree identify (ID) process translates the general network topology into a tree, where one node is designated a root, and all the physical connections are labeled as either a parent, a child or as unconnected. The unconnected ports are labeled as "off" and do not participate any further. The tree must be acyclic, meaning no loops allowed;  
20       otherwise, the tree ID process will not be completed.

25       The 1394 cable environment supports multiple data rates of 98.304, 196.608, 393.216 megabits per second. The lowest speed is known as the base rate, and all ports that support a higher data rate must also support the lower data rate. Nodes capable of data rates greater than the base rate exchange speed information with its peers through its attach ports during the speed signaling phase of normal bus arbitration. If a peer node is incapable of receiving high-speed data, then data will not propagate down that path. Data will only be propagated down paths that  
30       support the higher data rate.

      During data packet transmission, the source node sends a speed code, format and transaction codes, addresses of the source and destination nodes and data in a packet form. The destination field in this packet is utilized by each node's link

layer to determine if it is the recipient of the transmitted data. The maximum speed at which a data packet can be transmitted depends upon the bus topology and the data transmission speed supported by the nodes on the bus. To determine the optimum speed at which a data packet may be sent, the maximum supported speeds of the transmitting and receiving nodes, as well as the maximum speeds of any nodes connected between these nodes, must be determined. The optimum speed for data transmission is equal to the highest speed which is supported by all the nodes, which are required to participate in the transmission of the data packet.

10           The IEEE 1394 bus typically requires a physical layer for extracting information from the bus at a transaction/link layer for interfacing the extracted data from the bus to a host system. The host system typically comprises a host bus and a CPU. The CPU is generally given the task of extracting information from a FIFO in which data from the bus is stored. This data, after being fetched by the CPU, is  
15 then transmitted to the appropriate peripheral unit or utilized in various processing operations by the CPU. The CPU can also send information to the serial bus by first storing it in the FIFO and then providing instructions to the link/transaction layer to retrieve the information from the FIFO and transmit it to the serial bus. However, due to the fact that a separate CPU or microcontroller is required, this  
20 makes the IEEE1394 bus less attractive for small applications such as digital microphones, stereo receivers and transmitters, etc.

## SUMMARY OF THE INVENTION

5       The present invention disclosed and claimed herein comprises a serial bus interface disposed on a local node for interfacing between a serial bus and a host system and for receiving information from the serial bus placed thereon by a remote node, and transferring this received data to the host system, and receiving information from the host system and transferring the received information to the serial bus for reception by the remote node. The interface includes a data receiver  
10       for receiving data generated by the remote node from the serial bus, and a data transmitter for transmitting data to the serial bus for receipt at the remote node. A plurality of registers are also provided, at least one of the registers addressable by the remote node for storage of received data therein. The data receiver is operable to store received data in at least one register during a read operation with a transmitter  
15       operable to transmit data to the serial bus during a Write operation. A host bus interface is provided to interface directly with a host bus on the host system, the host bus interface operable to transfer data stored in the at least one register to the host bus during a Write operation when the data is received and stored in the at least one register. It is also operable to retrieve data from the host bus during a Read  
20       operation.

      In another aspect of the present invention the interface includes a standard register space, wherein at least one register occupies a portion of the standard register space. Select ones of the plurality of registers are dedicated to storage of standard  
25       bus information and the remote node can directly access this information. The data receiver is operable to recognize a request for access to one of the plurality of registers and the data transmitters are then operable to transmit the contents thereof when addressed. Select ones of the plurality of registers contain configuration registers for storing configuration information therein that define the operation of the serial bus  
30       interface. This allows the remote node to program the operation of the serial bus interface by accessing one of the configuration registers.

In a further aspect of the present invention, data is received in data packets and transmitted in data packets. These data packets comprise information necessary to identify the transmitting node on the serial bus and the content of the data packet in addition to information identifying the remote node designated to receive the packet.

5 Each data reception or data transmission operation is proceeded by a data request, a Write request or Read request, respectively, from the remote node, which requests are contained in the received data packet. The received data packet associated with a Write request contains the data associated therewith, which data is stored in at least one register upon receipt thereof. The host interface recognizes Write requests and

10 then transfers the data stored the at least one register to the host bus. During a Read request, the host interface recognizes the Read request and access the data from the host for transfer to remote node with data transfer.

## BRIEF DESCRIPTION OF THE DRAWINGS

5 For a more complete understanding of the present invention and the advantages thereof, reference is now made to the following description taken in conjunction with the accompanying Drawings in which:

FIGURE 1 illustrates an overall block diagram of a system utilizing the IEEE 1394 serial bus architecture;

10 FIGURE 2 illustrates a simplified block diagram of the various protocol layers in the IEEE 1394 bus;

FIGURE 3 illustrates a more detailed block diagram of the physical and link layers which interface with the FIFO;

15 FIGURE 4 illustrates an example of an asynchronous transmission over the serial bus;

FIGURE 5 illustrates a diagrammatic view of how the link layer services a transaction;

FIGURE 6 illustrates a primary packet data format;

20 FIGURE 7 illustrates a block diagram of the link/transaction layer controller with the microcontroller emulator interface;

FIGURE 7a illustrates an alternate embodiment of the data bus interface to the peripheral unit;

FIGURE 8 illustrates an application of the link/transaction layer controller for a digital camera;

25 FIGURE 9 illustrates a block diagram of an application of the controller for use with a stereo audio transmitter;

FIGURE 10 illustrates a block diagram of an application of the controller for a stereo audio receiver;

30 FIGURE 11 illustrates a block diagram of a peripheral unit associated with the link/transaction layer controller on one side of the serial bus and a CPU interfaced with the serial bus on the other side at a remote location for controlling the peripheral unit through the link/transaction controller;

FIGURE 12 illustrates a diagrammatic view of the 64-bit addressing map for the IEEE 1394 bus;

FIGURE 13 illustrates a register map for the link/transaction layer controller;

FIGURE 14 illustrates a diagrammatic view of the control register;

5 FIGURE 15 illustrates a timing diagram for the host CSR access;

FIGURE 16 illustrates a diagrammatic view of the pin connections for the link/transaction layer controller;

FIGURE 17 illustrates a timing diagram for the operation of receiving a quadlet write request;

10 FIGURE 18 illustrates a timing diagram for the receipt of a quadlet read request;

FIGURE 19 illustrates a timing diagram for the receipt of a quadlet write request wherein the asynchronous address decode operation is for memory;

15 FIGURE 20 illustrates a timing diagram for the receipt of a quadlet read request wherein the asynchronous address decode is to the memory;

FIGURE 21 illustrates a timing diagram for the receipt of a block write request; and

FIGURE 22 illustrates a timing diagram for the receipt of a block read request.



## DETAILED DESCRIPTION OF THE INVENTION

Referring now to FIGURE 1, there is illustrated a block diagram of a system  
5 utilizing the serial bus architecture that is defined as the IEEE 1394 serial bus. This  
is defined in the "IEEE Standard for a High-Performance Serial Bus," IEEE STD  
1394-1995, which is incorporated herein by reference. A module 10 is illustrated,  
which module 10 includes a CPU 12, a memory 14, an input/output (I/O) 16 and a  
CPU 18. The CPU 12, memory 14, I/O 16 and CPU 18 all comprise units within the  
10 system. Each of the units 12-18 interfaces with a parallel bus 20, which is a system  
bus that is indigenous to the module 10. In addition, each of the units 12-18  
interfaces with a serial bus 22 which is referred to as a "backplane." The serial bus  
22 operates in accordance with the IEEE 1394 standard and is also interfaced external  
to the system with a bridge 24. The bridge 24 and the module 10 each comprise  
15 logical nodes on the serial bus. In general, the serial bus architecture is defined in  
terms of logical nodes, the node being an addressable entity. Each of those can be  
independently reset and identified, and more than one node may reside on a single  
module, and more than one unit may reside in a single node. A node is therefore a  
logical addressing concept wherein a module is a physical device which can consist of  
20 more than one node that share a physical interface. The address space of a single  
node can be directly mapped to one or more units. A unit can be a logical entity, such  
as a disk controller, memory, CPU, etc. Within a given unit, there may be multiple  
subunits, which can be accessed through independent control registers or uniquely  
addressed with direct memory access (DMA) command sequences.

25 Referring further to FIGURE 1, it can be seen that there are two environments,  
one within the module 10 utilizing the backplane 22, referred to as the "backplane  
environment," and the other being a "cable environment." The nodes interfacing  
with the cable environment have "ports" associated therewith. The bridge node 24 is  
30 such a node which interfaces on one side to the backplane serial bus 22 and on the  
other side to a cable 26 which interfaces to a single I/O node 28 through one port  
therein. The I/O node 28 has two other ports, one of which is connected through a  
cable serial bus 30 to a bridge node 32. The bridge node 32 is similar to the bridge

node 24 in that it interfaces with another system 34, this being a module. The system node 34 can be substantially identical to the system 10, or any other type of system employing a backplane. The third port of the I/O node 28 interfaces through a cable serial bus 36 to one port of an I/O node 38, the other port thereof interfaced through a  
5 cable serial bus 40 to an I/O node 42.

The cable environment in general is a physical topology that provides a noncyclic network with finite branches and extent. The medium consists of two conductor pairs for signals and one pair for power and ground that connect ports on  
10 different nodes. Each port consists of terminators, transceivers, and simple logic. The cable and ports act as bus repeaters between the nodes to simulate a single logical bus. The backplane environment, by comparison, comprises a multidrop bus. This consists of two single-ended conductors running the length of the backplane in the module. Connectors distributed along the bus allow nodes to "plug into" the bus.  
15 This system makes use of wired-OR logic that allows all nodes to assert the bus.

Referring now to FIGURE 2, there is illustrated a block diagram of the serial bus protocol. The serial bus protocol is comprised of three stack layers, a transaction layer 50, a link layer 52 and a physical layer 54 labeled "PHY." The transaction  
20 layer defines a complete response-response protocol to perform the bus transactions required to support the CSR architecture (control and status registers). This provides operations of read, write and lock. The link layer 52 provides an acknowledge datagram (a one-way data transfer with confirmation of request) service to the transaction layer 50. It provides addressing, data checking, and data framing for  
25 packet transmission and reception. The link layer 52 also provides an isochronous data transfer service directly to the application, including the generation of a "cycle" signal utilized for timing and synchronization. One link layer transfer is called a "subaction."

30 The physical layer 54 provides three major functions. It translates the logical symbols utilized by the link layer 52 into electrical signals on the different serial bus media. It guarantees that only one node at a time is sending data over the bus by providing an arbitration service. It also defines the mechanical interfaces for the

serial bus. For each environment, there is provided a different physical layer, the cable and backplane environments. The cable physical layer also provides a data resynch and repeat service and automatic bus initialization.

5           In addition to the three layers, there is also provided a serial bus management block 56 that provides the basic control functions and standard CSRs needed to control nodes or to manage bus resources. This includes a number of components, a bus manager component which is only active at a single node that exercises management responsibilities over an entire bus, a node controller component, and an isochronous  
10           resource manager that centralizes the services needed to allocate data with another isochronous resource. An isochronous resource is a resource having the characteristics of a time-scale or signal that has time intervals between consecutive significant instances with either the same duration or durations that are integral multiples of the shortest duration. For the purposes of the present invention, the  
15           physical layer interfacing with the serial bus 58 and the link layer 52 will be interfaced with a receive buffer (not shown).

          Referring now to FIGURE 3, there is illustrated a block diagram of the interface between the physical layer 54 and the link layer 52. The physical layer 54  
20           interfaces with the serial bus 58 and is operable to receive data therefrom. Data is passed to and from the link layer 52 through an 8-bit bi-directional data bus 60. Two control bits are passed between the physical layer 54 and the link layer 52 over a control bus 62. A link request is transferred to the physical 54 from the link layer 52 through a request line 64, but with a system clock signal, SCLK, transferred from the  
25           physical layer 54 to the link layer 52, the physical layer 54 recovering this clock.

          Hereinafter, data rates are referred to in multiples of 98.304 Mbit/s. The interface provided in the IEEE 1394 in the cable environment will support the following data rates: 100 Mbit/s, 200 Mbit/s and 400 Mbit/s. The backplane  
30           environment will support 25 Mbit/s and 50 Mbit/s. These rates are actually "bit" rates, independent of the encoding scheme. The actual clock rate in a redundant encoding scheme is referred to as a "baud" rate and is independent of the clock rate of this interface.

The physical layer 54 has control over the bi-directional pins for transferring the data and the control bits. The link layer 52 only drives these pins when control is transferred to it by the physical layer 54. The link performs all unsolicited activities through a dedicated request pin on line 64. The possible actions that may occur on the interface are categorized as transmit, receive, status and request. The SCLK is driven by the physical layer 54 and is generally synched to the serial bus clock at a rate of 49.152 MHz. There is provided a backplane input on the link layer 52 which, if set high, indicates that the physical layer is in a backplane environment. Another input, a Clk25 input, when set high, forces the SCLK output from the physical layer 54 on the line 66 to a value of 24.576 MHz.

When data is carried between the two chips, the width of the data bus 60 depends on the maximum speed of the connected physical layer 54, two bits for every 100 Mbit/s. Therefore, packet data for a 100 Mbit/s transmit utilizes D[0:1], 200 Mbit/s transfers utilize D[0:3], and 400 Mbit/s transfers utilize the full D[0:7]. The unused D[n] signals are driven low. The control bus 62 always carries two bits. Whenever control is transferred between the physical layer 54 and the link layer 52, the side surrendering control always drives the control and data pins to a logic "0" level for one clocks before tri-stating its output buffers.

As noted above, there are four basic operations that may occur in the interface: request, status, transmit and receive. To request the bus or access a register in the physical layer 54, the link layer 52 sends a short serial stream to the physical layer 54 on the request pin 64. When the physical layer 54 has status information to transfer to the link layer 52, it will initiate a status transfer. The physical layer 54 will wait until the interface is idle to perform this transfer, and it will initiate the transfer by asserting a status bit on the control bus 62. It will also provide at the same time the first two bits of status information on D[0:1]. When the link requests access to the serial bus through the request line 64, the physical layer 54 arbitrates for access to the serial bus 58. When it wins the arbitration, it will then grant the bus to the link layer 52 by asserting "transmit" on the control bus 62 for one cycle of the SCLK. It will then be idle for a single cycle. After sampling the "transmit" state from physical

layer 54, the link layer 52 will then take over control of the interface by asserting either a "hold" or a "transmit" on the control bus 62. During a receive operation, whenever the physical layer 54 sees a "data-on" state on the serial bus 58, it initiates a receive operation by asserting "receive" on the control bus 62 and a logic "1" on each of the data pins. Physical layer 54 then indicates the start of a packet by placing the speed code on the data pins. For 100 Mbit/s, the data bits will be "00xxxxxx," and for 200 Mbit/s, it will be "0100xxxx," with 400 Mbit/s being "01010000," the value "x" being a non operation.

The link layer 52 will interface with a buffer in the form of a FIFO 70, which is controlled by a read/write FIFO control block 71 that defines the position of the read and write pointers and all accesses in and out of the FIFO. The other side of the FIFO 70 is interfaced with the host bus 72, which host bus 72 is a 32-bit bus.

Referring now to FIGURE 4, there is illustrated a subaction in the link layer 52 for an asynchronous transmission of a packet. This subaction is in the form of a request and a response. There is provided an arbitration sequence which is transmitted by a node that wishes to transmit a packet, this being transmitted to the physical layer 54 to gain control of the bus 58. The physical layer 54 may then respond immediately if it already controls the bus. This is followed by a data packet transmission which, for asynchronous subactions, involves the source node sending a data prefix signal (including a speed code, if needed), addresses of the source node and destination nodes, a transaction code, a transaction label, a retry code, data, one or two cyclic redundancy checks (CRCs), and a packet termination (either another data prefix or a data end signal). This is all followed by an acknowledgment field wherein a uniquely addressed destination returns a code indicating to the transmitting node the action taken by the packet receiver. Each of these asynchronous subactions is separated by periods of idle bus called "subaction gaps." This gap is disposed between the packet transmission and acknowledgment reception. This "ack-gap" is of varying lengths depending upon where the receiver is on the bus with respect to the senders of the link request and acknowledgment (ack). However, the maximum length of the ack-gap is sufficiently shorter than a subaction gap to ensure that other

nodes on the bus will not begin arbitration before the acknowledgment has been received.

Referring now to FIGURE 5, there is illustrated a diagrammatic view of the manner in which the link layer 52 services a request. As noted above, the link layer 52 utilizes the request, indication, response and confirmation service primitives. The request primitive is utilized by a link requestor to transfer the packet to a link responder. An indication primitive indicates the reception of a packet by a link responder. A response primitive indicates the transmission of an acknowledgment by a link responder, and the confirmation primitive indicates the reception of the acknowledgment by the link requestor. Once the link request has been made, the system goes through an arbitration and packet transmission to the receiving node, which then provides a response back in the form of an acknowledgment to the requesting link layer, which will then confirm transmission.

Referring now to FIGURE 6, there is illustrated a register map for a packet that is transmitted. The packet is configured with a header that contains a plurality of quadlets. Typically, the first quadlet will contain the physical ID and the last quadlet will contain the header CRC. The header packet is followed by a data block which consists of a plurality of data quadlets with the last quadlet being a data CRC quadlet. The packet header in the first quadlet thereof contains a transaction code which defines the packet type of a primary packet. The transaction packet code specifies the packet format and the type of transaction that shall be performed. This could be such things as a write request for a data quadlet, a write request for a data block, read requests for data quadlets and data blocks, and read responses for data quadlets and data blocks. The asynchronous data packet noted above with respect to FIGURE 4 is a primary data packet.

Referring now to FIGURE 7, there is illustrated a block diagram of the preferred embodiment of the present invention. As described hereinabove, the physical layer 54 is interfaced with both a link layer 52 and a transaction layer 50, this being illustrated in FIGURE 2. In the preferred embodiment of the present invention, there is provided a link/transaction layer controller 200 which controller 200 is

operable to interface between the physical layer and a set of host system buses 202 comprised of an address 204, a data bus 206 and a control bus 208. The host bus 202 is operable to interface with a peripheral device 210. The controller 200 is configured such that it provides all the functions of the link layer 52, the transaction layer 50, and the serial bus 56 of FIGURE 2, in addition to essentially emulating the operation of a microcontroller. Therefore, as will be described hereinbelow, the controller 200 can directly interface between the serial bus 58 and the physical device 200 without the requirement of a separate microprocessor or microcontroller.

In addition to all of the functionality of the link layer 52 and the transaction layer 50, there is provided an interface for interfacing with the host bus 202. The controller 200 is operable with the use of an address block 214 to transmit addresses to the address bus 204 and to receive from the address bus 204 addresses. Data can be transmitted to and from the data bus 206 through a data buffer 216 and control information can be transmitted to and from the control bus 208 through a controller 218. Internal to the controller 200 is an internal register space 220, which will be described in more detail hereinbelow and which is operable to define the controller 200 in a conventional address space such as an IEEE 1212 CSR address space. The internal register space 220 is internal to the controller 200 and is accessible by systems at other nodes to allow Write and Read requests directly to these registers. An internal FIFO 219 is provided, which basically functions in conjunction with the data buffer 216 to buffer data transfers between the host side of the system and the serial bus side.

In operation, a CPU (not shown) at another location on the serial bus can access the internal registers 220 to determine what type of device resides at this particular node. Once it recognizes that this node has the specific architecture that allows direct access to the peripheral devices, then data transfer can be affected in accordance with the present invention. If information in an internal register within the controller is desired by the remote location, the data packet from the transmitting device will be arranged such that the data is comprised of both address information and data information which will be recognized by the controller 200. This will be recognized as not only an address but also a request for a Write or Read operation,

which operation can then be performed. If the transmitting node desires to access peripheral device 210, it need only transmit sufficient information to the controller 200 in the form of address and data information to instruct the controller 200 to basically transfer the received address to the address bus 204 and then transmit the received data to the peripheral device 210 over the data bus 206. This is due to the fact that the peripheral unit occupies a specific portion of the address space of the controller 200 and, when such address is received, the controller will immediately transfer this address to the address bus 204 for the host side and simultaneously place the data on the host data bus, in addition to generating the appropriate Read or Write commands for the host system. This is to be compared with a conventional transaction which requires the data to be first stored in a FIFO and then an interrupt generated by the transaction layer 50 to an associated microcontroller. The microcontroller will then act upon this interrupt and retrieve the appropriate information from the FIFO and perform the subsequent processing. The system of the present invention, by comparison, directly interfaces with the system bus 202 to enable the controller 200 to autonomously receive and transmit both asynchronous and isochronous data.

In an alternate embodiment of the present invention, illustrated in Figure 7a, a portion of the address bus 204 and the data bus 206 from the controller 200 are combined. In the preferred embodiment, the data bus 206 is an 8-bit data bus and address bus 204 is a 12-bit bus. By utilizing eight bits of the address bus 204 and all eight bits of the data bus 206, a new data bus 211 can be realized which is a 16-bit data bus. This is input to a 16-bit peripheral unit 209 for allowing 16-bit data to be transferred therebetween. This is a unique mode that allows 16-bit data to be transferred in certain applications. This is merely due to the fact that a limited number of pins are provided on the chip. Additionally, it can be seen that the data is transferred to the 16-bit data bus 211 via the seven least significant bits of the address bus 207 and all of the data bits of the data bus 206 by the fact that the controller 200 recognizes that the remote node is sending information that is to be output on the address and data buses. It is important to note that the controller 200 is not actually performing the addressing operation and is making no decisions as to what is on the address bus 204 or the data bus 206; rather, it is merely transferring the data and address information to these two buses as a result of the remote node sending the



information to the controller 200 in a particular manner. It is only important that the remote node recognize how to get the information to the address bus 204 and data bus 206. As will be described in more detail hereinbelow, this merely requires the remote node to transmit the information to the specific internal register which will result in the controller 200 automatically outputting this information onto the appropriate buses. Since the remote node has knowledge of the type of device that it is transmitting information to, it will be aware of the fact that the information transmitted to the controller 200 is automatically transferred directly to the address bus 204 and the data bus 206.

Referring further to FIGURE 7, the data transferred between the host or system bus 202 and the serial bus 58 is performed in one of two ways. In the first way, data is transferred to an internal register and immediately transferred to the address transmit/receive block 214 and data buffer 216 and immediately placed on data bus 206 and address bus 204. In this manner, a remote node can transfer information directly to the system bus 202. In another mode, the data is transferred to the internal FIFO 219 for storage therein and later transfer to the peripheral device 210. In a transmit operation, the data is received from the host or system bus 202 and stored in the FIFO 219 in a store-and-forward manner. This will later be transmitted on the serial bus.

Referring now to FIGURE 8, there is illustrated an application of the controller 200 in a digital camera. The digital camera includes an imager 250 and a field memory 252 which interfaces to the imager 250 for receiving data therefrom. The camera has associated therewith a control logic block 254 which is operable, upon data being transmitted thereto, to generate a transmission event signal TEVENT on a line 256 to the controller 200. The controller 200, upon receiving this signal, will then access data in the field memory 252 to transmit this information directly to the serial bus 58 and to a remote location. As noted hereinabove, internal registers 220 are provided which can be programmed to determine how this operation will be carried out and to which node it may be transmitted.

Referring now to FIGURE 9, there is illustrated another application of the present invention, that for an audio transmitter. The analog input signal is a stereo

input signal on lines 260 which is input to an analog/digital converter 262. The A/D converter 262 is of the type TLC320AD57C, manufactured by Texas Instruments. This will generate a stereo bit-serial stream on a line 264 to the data input of the controller 200. Control logic in a block 270 is utilized to generate on a line 272 a transmission event signal to indicate that information is being transmitted to the controller 200. The controller 200 will then interface with the control logic block 270 to control the generation of the data and transmission to the controller 200 for storage in the FIFO 219, which controller 200 will then transmit this data to the serial bus 58.

Referring now to FIGURE 10, there is illustrated another application of the controller 200, wherein the controller 200 is utilized as an audio receiver. The controller 200 will receive data from the serial bus 58 in a continuous manner. This data will continually be decoded, stored in the FIFO 219 and transmitted on data/address lines 276 to a digital/analog converter 278 for output as an analog stereo output signal on lines 279. A control logic block 282 is provided for interfacing with the controller 200. The data/address information is transmitted with 8 bits of data and 8 bits of address information.

Referring now to FIGURE 11, there is illustrated a block diagram of a general application wherein a remote transmitting node 280 is operable to transmit information to a local node 282. The local node 282 is configured with the controller 200 described hereinabove and a peripheral unit 284, to which information is to be transmitted from the remote node 280. The remote node 280 has associated therewith a link layer 286 and a transaction layer (not shown) in addition to a physical layer 288. Therefore, the physical layer 288 and the link layer 286 allow the remote node 280 to communicate over the serial bus 58 with the local node 282 and send data packets thereto and receive data packets therefrom. A CPU 290 is provided at the remote node 280 for communicating with the peripheral unit 284 at the local node 282. As described hereinabove, the CPU 290 is operable to communicate with a plurality of nodes on the bus 58. To communicate with the node 282, it first must know what type of node exists at the local node 282. To do this, it will access a known register location in the address space of the controller 200, this being a typical CSR 1212

address space. The local node 282 is configured with this address space; however, all other nodes are also configured with the CSR 1212 address space. When accessing the specific address location in the controller 200, the CPU 290 need not go to another CPU on the local node but, rather, goes directly to an internal register to the controller 200 when such request is made. The controller 200 will then transmit to the serial bus 58 the requested information. Once the CPU 290 recognizes that the controller 200 exists at the local node 282, it will then generate its Read and Write requests in a slightly different manner than normal. It will transmit them knowing that it can virtually make a direct access to the address space of the peripheral unit 284 without having to go through a FIFO, this being described hereinbelow. This in effect transfers some of the functionality of a CPU that would normally reside at the local node to the remote node. Further, the CPU 290 at the remote node can also transmit configuration instructions directly to the internal registers of the controller 200 to configure these registers.

To allow a CPU 290 at the remote node to program the controller 200 at the local node, a plurality of configuration registers are mapped into the address space of the controller 200. These configuration registers are immediately accessible from the host interface. In general, the IEEE 1394 bus protocol uses a 64-bit fixed addressing scheme. This 64-bit address consists of a 10-bit bus number, 6-bit node number, 20-bit page address and 28-bit offset. There are 3 addressable memory spaces for each node. They are memory, private and register space. The addresses for each space are set forth in *Table 1*:

*Table 1*

Memory	Bus_Node_00000_0000000
	Bus_Node_FFFFD_FFFFFFFF
Private	Bus_Node_FFFFE_0000000
	Bus_Node_FFFFE_FFFFFFFF
Register	Bus_Node_FFFFF_0000000
	Bus_Node_FFFFF_FFFFFFFF

The address construction for the 64-bit addressing scheme is constructed in accordance with the diagram of FIGURE 12. In FIGURE 12, it can be seen that it is necessary to send sufficient information to the physical layer for the physical layer to extract the information from the serial bus 58. Once stripped, it need not transmit all of this

information to the link/transaction controller 200. It need only transmit the page address and the 28-bit offset information, this 28-bit offset information defining the internal register space.

5 Referring now to FIGURE 13, there is illustrated a diagrammatic view of the address space for the internal register space for a given controller 200. To make the controller 200 compliant with the IEEE 1212 CSR address space, it is necessary to ensure that certain information is at particular locations within the address space. Therefore, the CSR address space will have from locations 0 - 512 information as to  
10 the CSR architecture, from locations 512 - 1024, information regarding the serial bus, and from locations 1024 - 2048, Read Only Memory locations, these not necessarily being changed, from locations 2048 - 4096, information regarding the particular controller unit itself, and the remaining locations 4096 - 256M reserved as unused unit space.

15 Not all of the memory locations within a given region are required to provide a functioning part. Therefore, only the minimal information necessary is stored. For example, with respect to the CSR address space architecture, only 4 registers are provided, that for the STATE\_CLEAR, STATE\_SET, NODE\_IDS and  
20 RESET\_START. With respect to the serial bus region, there is only provided information regarding CYCLE\_TIME and BUSY\_TIMEOUT in two registers. With respect to information that would be considered to be Read Only Memory information, this is stored in a location entitled MINIMAL\_ROM. This generally is the information regarding the manufacturer, the part and the type associated with the part.  
25 In the locations associated with the unit space, there are stored such things as versions, types of interrupts, types of interrupt masks and various chip access information for the physical layer. Additionally, there are also provided a plurality of transmit control registers labeled T\_CONTROL\_REG0-4. These registers will be described in more detail hereinbelow.

30 Whenever the controller 200 receives a request from the serial bus 58, it decodes the entire 64-bit address. If the decoded address constitutes an address in the CSR register space, and the lower 12-bits point to an on-chip register, i.e., the registers

noted in FIGURE 13 as having information stored therein, then that register is accessed from the serial bus 58. It should be noted that there are a large number of locations which are reserved for the CSR 1212 register space which are not occupied. The reason for this is that only a minimal set of registers are provided. If, for some reason, the instructions or information normally found in the unpopulated portion of the address space, i.e., that not included in the controller 200, were required to operate from the remote node, then external registers at the local node occupying that address space would be required. Whenever a Write operation is directed toward an on-chip register at the local node controller 200, these Writes are echoed to the host interface if an internal echo bit, CSR\_WR\_ECHO, is set. The host interface address (A[11:0]) is simply the 12 LSBs of the 64-bit serial bus address. A special case of accessing the on-chip registers is that of accessing the Micro\_M\_Reg, which will be described hereinbelow. If the register space that is decoded in the lower 12-bits point to a register not on-chip, then the controller 200 will recognize this and both Writes and Reads will performed on the host interface, assuming that the CSR 1212 is implemented by the application. It should be understood that the CSR 1212 register space is only one standard and that any other register space could be utilized, as long as the remote node is aware of the particular standard being utilized by the controller 200 at any node. The CSR 1212 is utilized in the present application to make the parts compliant with a well known standard.

In general, the type of host accommodated by the chip is defined by external hardware pins labeled HTYP, which define the host type. If the host type is set to an 8-bit master, the system can emulate a microcontroller and interface the host system. If the host type is set to only CSR access mode, only the internal CSRs between locations 0 - 4096 are accessible.

There are four fundamental modes of operation for the controller 200. They are:

1. Asynchronous receive;
2. Asynchronous transmit;
3. Isochronous transmit; and
4. Host CSR access.

A summary of the transaction types supported and the mapping to the host interface transactions is set forth in *Table 2*.

5

*Table 2: Transaction Summary*

HI TYPE	Received 1394 Transaction	Host Interface Transaction	ack	Transmitted 1394 Transaction	AADEC
0	Quadlet write request to Micro_M_Reg dest_addr = Node_id, FFFFF, Micro_M_Reg	8-bit master byte write A[11:0] = quadlet_data[12:23] D[7:0] = quadlet_data[24:31]	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on CAZ. Write response is concatenated if Write_Resp_Cat is set.	0
1,2	Quadlet write request to Micro_M_Reg dest_addr = Node_id, FFFFF, Micro_M_Reg	None	4	None	0
0	Quadlet read request to Micro_M_Reg dest_addr = Node_id, FFFFF, Micro_M_Reg	8-bit master byte read A[11:0] = quadlet_data[12:23] response quadlet_data[24:31] = D[7:0]	2 1	Read response on CAZ. Read response is concatenated if Read_Resp_Cat is set.	0
1,2	Quadlet read request to Micro_M_Reg dest_addr = Node_id, FFFFF, Micro_M_Reg	None	4	None	0
0	Quadlet write request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	Four 8-bit master byte writes (order is 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31]	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on last CAZ. Write response is concatenated if Write_Resp_Cat is set.	1
1	Quadlet write request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	16-bit slave mode First Access A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] Second Access A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31]	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on last CAZ. Write response is concatenated if Write_Resp_Cat is set.	1
1	Block write request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	16-bit slave mode, data read from host interface until CAZ indicates last data. First Access A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] Second Access A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31] Subsequent Accesses A[7:0] = next quadlet_data[0:7] D[7:0] = next quadlet_data[8:15]	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on last CAZ. Write response is concatenated if Write_Resp_Cat is set.	1
2	Quadlet or block write request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	None	4	None	1
0	Quadlet read request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	Four 8-bit master byte reads (order is 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31]	2 1	Read response on last CAZ. Read response is concatenated if Read_Resp_Cat is set.	1
1	Quadlet read request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	16-bit slave mode First Access A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] Second Access A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31]	2 1	Read response on last CAZ. Read response is concatenated if Read_Resp_Cat is set.	1
1	Block read request to Initial Memory Space Node_id, 00000, 0000000 <= dest_addr < Node_id, FFFFF, 0000000	16-bit slave mode, data read from host interface until CAZ indicates last data. First Access A[7:0] = quadlet_data[0:7] D[7:0] = quadlet_data[8:15] Second Access A[7:0] = quadlet_data[16:23] D[7:0] = quadlet_data[24:31] Subsequent Accesses A[7:0] = next quadlet_data[0:7]	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on last CAZ. Write response is concatenated if Write_Resp_Cat is set.	1

2	Quadlet or block read request to Initial Memory Space (Node_id, 00000, 00000000 <= dest_addr < Node_id, FFFF, 00000000)	D[7:0] = next quadlet_data[8:15] None	4	None	1
0	Quadlet write request to External CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr not in set of internal registers.	Four 8-bit master byte writes (order is 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31]	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on last CAZ. Write response is concatenated if Write_Resp_Cat is set.	2
1,2	Quadlet write request to External CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr not in set of internal registers.	None	4	None	2
0	Quadlet read request to External CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr not in set of internal registers.	Four 8-bit master byte reads (order is 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31]	2 1	Read response on last CAZ. Read response is concatenated if Read_Resp_Cat is set.	2
1,2	Quadlet read request to External CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr not in set of internal registers.	None	4	None	2
0	Quadlet write request to Internal CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr in set of internal registers.	If CSR_WR_ECHO bit is set, four 8-bit master byte writes (order is 0,1,2,3) A[11:0] = dest_addr[20:31] + n D[7:0] = byte n of quadlet_data[0:31] If CSR_WR_ECHO bit is not set, no host transaction.	1 2 1	If Write_Resp_En is not set, no write response. If Write_Resp_En is set, Write response on last CAZ. Write response is concatenated if Write_Resp_Cat is set.	3
1,2	Quadlet write request to Internal CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr in set of internal registers.	None	4	None	3
0	Quadlet read request to Internal CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr in set of internal registers.	None	2 1	Read response on last CAZ. Read response is concatenated if Read_Resp_Cat is set.	3
1,2	Quadlet read request to Internal CSR (Node_id, FFFFF, 00000000 <= dest_addr <= Node_id, FFFFF, FFFFFFFF) and dest_addr in set of internal registers.	None	4	None	3

Each of the four modes of operation is described in detail in the sections below.

### Asynchronous Receive

5 In Microcontroller Emulation Mode, AADEC [1:0] = 0, controller 200 sources 8-bit Write and Read transactions on its host interface in response to Serial Bus Write or Read request transactions to CSR Micro\_M\_Reg. A Write request to Micro\_M\_Reg causes controller 200 to perform a Write transaction on its host interface with Address Am and Data Dm. The Least Significant Byte of the data  
10 written to Micro\_M\_Reg is asserted on D[7:0] and the next to least significant byte is asserted on A[11:0]. CSZ, CAZ, WEZ, AADEC, and HTYPE are part of the transaction with timing described in FIGURE 17. A Read request to Micro\_M\_Reg

Patent Application Dkt No. TI-24440

causes controller 200 to do a Read transaction on its host interface. When the Read is acknowledged with CAZ, controller 200 will transmit a Read response. If CAZ occurs within .9 microseconds of CSZ, the read response will be concatenated to the corresponding request acknowledge. Only one outstanding Read request is allowed. Timing for this operation is illustrated in FIGURE 18.

In Memory Mode, AADEC[1:0] = 1, controller 200 services Serial Bus quadlet or block Read or Write requests addressed to the node's Initial Memory Space using an 8-quadlet internal FIFO. Host interface to FIFO transfers are either 8-bit master or 16-bit slave.

During an 8-bit Master Write Request, a Write request (quadlet or block) to Initial Memory Space stores data in FIFO. Controller 200 does byte sized Write transactions using A, D, WEZ, CSZ, and CAZ with SRAM like timing shown in FIGURE 19. The address asserted on A[11:0] is the 12 LSBs of the destination address of the Write request.

During an 8-bit Master Read Request, controller 200 receives a Read request to Initial Memory Space and does byte sized transactions using A, D, WEZ, CSZ, and CAZ to Read data into the FIFO. When Read to FIFO is complete, controller 200 transmits a Read response. The timing for this operation is shown in FIGURE 20. The address asserted on A[11:0] is the 12 LSBs of the destination address of the Read request.

During a 16-bit Slave Write Request, a Write request (quadlet or block) to Initial Memory Space stores data in the FIFO 219. Data is then read from the FIFO 219 by an external agent using {A[7:0],D[7:0]} as a 16-bit data bus. REZ indicates that a Write request was received and that data is available in the FIFO. CSZ is used to indicate that the external master is ready to receive data. Each time data is clocked out of controller 200, an internal doublet FIFO pointer is incremented. When the internal doublet pointer equals requested data length, CAZ is used to indicate the last data and a Write response is transmitted. The timing for this operation is shown in FIGURE 21.



In a 16-bit Slave Read Request, when controller 200 receives a Read request to Initial Memory Space, response data must be written into the FIFO 219 using {A[7:0],D[7:0]} as a 16-bit data bus. WEZ indicates that a Read request was received and that space is available in the FIFO. CSZ is used to indicate that the external master is sourcing data. Each time data is clocked into controller 200, an internal doublet FIFO pointer is incremented. When the internal doublet pointer equals requested data length, CAZ is used to indicate the last data and a Read response is transmitted. The timing for this operation is shown in FIGURE 22.

In the External CSR mode, with AADEC[1:0] = 2, Write requests and Read requests to registers in Initial Register Space and Initial Unit Space not contained in controller 200 are serviced using a byte sized SRAM like transaction the same as that for the 8-bit Master Memory Mode.

In the Internal CSR mode, with AADEC[1:0] = 3, Write requests and Read requests to registers in Initial Register Space and Initial Unit Space that are contained in controller 200 are performed internally without activity on the host interface unless the CSR\_WR\_ECHO bit is set. In this case, a quadlet Write request results in the quadlet being echoed on the host interface using a byte sized SRAM like transaction the same as the 8-bit Master Memory Mode.

#### Asynchronous Transmit

Controller 200 can be programmed to transmit asynchronous Write requests automatically at regular intervals or manually. Only Write requests for data quadlet and data block formats are supported. In the automatic (or Sensor) mode, the host interface in 8-bit master mode reads 1 to 8 quadlets of packet data into the FIFO 219. This mode is store-and-forward and the amount of data read is determined by the data\_length field in T\_Control\_Reg3. This Read starts at the Sensor\_Prefetch\_Event. Controller 200 then prepends an asynchronous header to the packet using information in T\_Control\_Reg(0:3) and then transmits the assembled asynchronous Write request at the Sensor\_Transmit\_Event. The Sensor\_Prefetch\_Event can be programmed to occur on either internal or external events using the Sensor\_Prefetch\_Event\_Select field of T\_Control\_Reg0:

Sensor\_Prefetch\_Event\_Select options:

1. Sensor prefetch disabled
2. Internal Cycle Start
- 5 3. Internal Cycle Done; and
4. External Rising Edge of TEVENT pin.

The Sensor\_Transmit\_Event can also be programmed to occur on similar events using the Sensor\_Transmit\_Event\_Select field of T\_Control\_Reg0:

10

Sensor\_Transmit\_Event\_Select options:

1. Sensor transmit disabled
2. Internal Cycle Start
3. Internal Cycle Done
- 15 4. External Falling Edge of TEVENT pin

In the manual asynchronous transmit mode, the host interface in 16-bit slave mode is used to load quadlet or block data into the FIFO 219. This mode is flow-through and transmit pipelining can occur. When the amount of data loaded into the FIFO reaches the Tx\_Threshold or the Manual\_Transmit\_Event occurs, controller 200 will prepend an asynchronous header to the packet using information in AT\_Control\_Reg(0:3) and begin transmitting a Write request. The external host interface master must keep pace with the transmit rate or FIFO under run will occur. Flow control is provide to manage FIFO overrun. This is illustrated in the timing diagram in FIGURE 21.

25

The Manual\_Transmit\_Event can be programmed to occur using the Manual\_Transmit\_Event\_Select field of T\_Control\_Reg0:

30

Manual\_Transmit\_Event\_Select options:

1. Internal Cycle Start
2. Internal Cycle Done
3. Manual\_Transmit\_Event bit set to one

#### 4. External Falling Edge of TEVENT pin

The four transmit control registers have a plurality of fields, the fields being illustrated in FIGURE 14. The definition of these fields is set forth in the following Table 3.

Table 3: T\_Control\_Reg(0:4) Field Definitions

Field Mnemonic	Field Width	Field Description
STES	2	Sensor Transmit Event Select
SPES	2	Sensor Prefetch Event Select
MTES	2	Manual Transmit Event Select
MTE	1	Manual Transmit Event
tl	6	transaction label
rt	2	retry code
tcode	4	transaction code
pri	4	priority
destination ID	16	address
destination offset lo	16	address
destination offset hi	32	address
data length	16	data length used for asynchronous and isochronous transmits
DMEN	2	Data Mover Enable 00 = Automatic asynchronous mode 01 = Manual asynchronous mode 10 = Automatic isochronous mode 11 = Manual isochronous mode
Tx_Threshold	2	Transmit threshold 00 = 2 quadlets (8 bytes) 01 = 4 quadlets (16 bytes) 10 = 6 quadlets (24 bytes) 11 = 8 quadlets (32 bytes)
tag	2	iso header tag
channel	6	iso header channel number
sv	4	iso header synchronization bits

#### 10 Isochronous Transmit

Controller 200 can be programmed to transmit isochronous data block packets in much the same way as asynchronous transmits, described hereinabove. When the DMEN field of T\_Control\_Reg4 is set to Automatic or Manual Isochronous mode, controller 200 will function identically to asynchronous transmit mode except that an isochronous header will be prepended to the packet using information in T\_Control\_Reg3 and T\_Control\_Reg4.

#### Host CSR Access

Asserting {10} on HTYPE[1:0] puts controller 200's host interface in CSR access mode. In this mode, the host interface functions as a slave. Internal CSR registers can be written to or read from. Address A[11:0] is used to address the internal 4K CSR space. Cycle Start (CAZ) is an input used to start the transaction. Write (WEZ) is an input used to indicate Write or Read Cycle acknowledge. (CAZ) is asserted by controller 200 to end the transaction. The timing for this operation is illustrated in FIGURE 15.

Referring now to FIGURE 16, there is illustrated a diagrammatic view of the controller 200 illustrating the various address, data and control pins on the host interface side and the various interfaces with the physical link layer 54. It can be seen that there is provided a 12-bit address bus for the bus 204 and an 8-bit data bus for the bus 206. Table 4 illustrates the various terminal functions.

**Table 4: Terminal Functions**

Signal Name	Pin #	I/O	Description
A[11:0]		I/O	Address in 8-bit Master and CSR access Host Interface mode.
D[7:0]		I/O	Data in all Host Interface modes.
CSZ		I/O	Output Cycle Start/Chip Select in 8-bit Master mode. Input Cycle Start in CSR access mode
CAZ		I/O	Input Cycle Acknowledge for 8-bit Master transactions. Input Write or Read strobe for 16-bit Slave transactions. Output Cycle Acknowledge for CSR access mode
WEZ		I/O	Output Write indication for 8-bit Master transactions. Input Write indication for CSR access mode
REZ			
HCLK		O	Host Clock, Programmable using HCLK_SEL 00 = SYSCLK 01 = SYSCLK/2 10 = SYSCLK/4 11 = SYSCLK/8
AADEC[1:0]		O	Asynchronous Address Decode 00 = Microcontroller Emulation, Decoded CSR address Micro_M_Reg. 01 = Memory, Decoded Initial Memory Space 10 = External CSR, Decoded Register Space not in controller 200 11 = Internal CSR, Decoded Register Space in controller 200
HTYPE[1:0]		I	Host Interface Type 00 = 8-bit Master controller 200 asserts A (address), CSZ, and WR. D (data) is bidirectional depending on WRZ. External agent uses CAZ to acknowledge transaction. 01 = 16-bit Slave

			Implied address Auto Sequence 10 = CSR access mode In this mode, the host interface functions as a slave. Read and Write transactions can be accomplished using A, D, CSZ, CAZ, and WRZ to access the 4K CSR space.
TEVENT		I	Rising edge triggers Sensor_Prefetch_Event Falling edge triggers Sensor_Transmit_Event or Manual Transmit_Event.
D[0:1]		I/O	Data 0-1 of the phy-link data bus. Data is expected on D[0:1] at 100 Mb/s. D[0] is MS bit.
CTL[0:1]		I/O	Control 0-1 of the phy-link control bus. CTL[0] is MS bit.
LREQ		O	Link request to Phy. This output is used to make bus requests and to access the Phy registers.
SYSCLK		I	System Clock. This input is a 49.152 Mhz from the Phy.

Referring now to FIGURE 17, there is illustrated a timing diagram for the operation wherein a quadlet Write request was received in the asynchronous mode for interfacing with the host. A Write request is received, as illustrated by block 300. After a short propagation from the rising edge of the clock HCLK, CSZ falls low, indicating the output cycle start/chip select operation. Both the data and the address are decoded and placed onto the address and data buses, and the WEZ line also goes low with the CSZ line, indicating an output Write operation. The AADEC line is set to "0" during this period. While CSZ and WEZ are low, an acknowledgment is sent, followed by a Write response.

Referring now to FIGURE 18, there is illustrated a timing diagram wherein the quadlet Read request is serviced. The CSZ line will go low after a short delay, followed by the CAZ going low, the CAZ indicating an input cycle acknowledge signal for the input-master transaction. This will be acknowledged to the master, and the address for the Read operation will be placed onto the bus when CSZ goes low, and then data will be placed onto the bus from the peripheral device from the CAZ going low. This data will then be stored in the FIFO 219 and sent to the requesting end as the response.

Referring now to FIGURE 19, there is illustrated a timing diagram for the operation wherein a quadlet Write request has been received in the memory mode. These are block Read or Write requests addressed to the node's initial memory space using the internal FIFO 219. This is similar to SRAM timing in that the block of data

will be sequentially processed going low, rising high, and then falling low for three more cycles. This will result in four addresses and associated data being received and written.

5 Referring now to FIGURE 20, there is illustrated a timing diagram depicting a Read request in the memory mode. This operates similar to that described hereinabove with reference to FIGURE 19, with the exception that it will be repeated four times, since this is a Read request to initial memory space with byte sized transactions being performed. The appropriate Read response is sent after the FIFO  
10 219 has been filled.

In summary, there has been provided a link/transaction layer controller that incorporates therein a microcontroller emulator. This microcontroller emulator allows the link/transaction layer to incorporate the operation of a microcontroller  
15 therein such that a transmitting node can virtually address the address space of the peripheral device to transmit data thereto during a Write operation and read data therefrom during a Read operation without having to go through a separate microcontroller and the necessary interface transactions. Therefore, the remote transmitting node can directly control the location that is accessed and essentially  
20 perform some of the microcontroller operations at the requesting node.

Although the preferred embodiment has been described in detail, it should be understood that various changes, substitutions and alterations can be made therein without departing from the spirit and scope of the invention as defined by the  
25 appended claims.

**WHAT IS CLAIMED IS:**

1. A serial bus interface disposed on a local node for interfacing between a  
5 serial bus and a host system and for receiving information from the serial bus placed  
thereon by a remote node and transferring this received data to the host system, and  
receiving information from the host system and transferring the received information  
to the serial bus for reception by the remote node, comprising:  
a data receiver for receiving data generated by the remote node from the  
10 serial bus;  
a data transmitter for transmitting data to the serial bus for receipt at the  
remote node;  
a plurality of registers, at least one of said registers addressable by the  
remote node for storage of received data therein;  
15 said data receiver operable to store received data in said at least one  
register during a Read operation;  
said data transmitter for transmitting data to said serial bus during a  
Write operation; and  
a host bus interface for interfacing directly with a host bus on the host  
20 system, said host bus interface for transferring data stored in said at least one register  
to the host bus during a Write operation when the data is received and stored in said at  
least one register and retrieving data from the host bus during a Read operation.
2. The serial bus interface of Claim 1, wherein said serial bus interface  
25 includes a standard register space, wherein said at least one register occupies a portion  
of said standard register space.
3. The serial bus interface of Claim 1, wherein select ones of said plurality  
of registers are dedicated to storage of standard bus interface information and wherein  
30 a remote node can directly address said plurality of registers associated with said  
standard bus interface information for access of said information therefrom and  
wherein said data receiver is operable to recognize a request for access to one of said

plurality of registers and said data transmitters are operable to transmit the contents thereof when addressed.

5           4.       The serial bus interface of Claim 3, wherein select ones of said plurality of registers comprise configuration registers which said configuration registers are utilized for configuration information that define the operation of the serial bus interface such that a remote node can program the operation of the serial bus interface by accessing one of said configuration registers.

10           5.       The serial bus interface of Claim 1, wherein data received by said data receiver comprises data packets and data transmitted by said data transmitter comprises data packets, said data packets comprising information necessary to identify the transmitting node on the serial bus and the content of said data packet and information identifying the remote node designated to receive the data packet.

15           6.       The serial bus interface of Claim 5, wherein each data reception or data transmission operation is preceded by a data request, a Write request or a Read request, respectively, from the remote node, which requests are contained in said received data packet, said received data packet associated with a Write request containing the data associated therewith, which data is stored in said at least one register and said host interface recognizing the Write request and transferring said data stored in said at least one register to the host bus, and in a Read request, said host interface recognizing the said Read request and accessing the data from the host system for transfer to the remote node with said data transmitter.

20           7.       The serial bus interface of Claim 6, wherein said Write request from the remote node includes both address and data information for storage in said at least one register and wherein said host interface is operable to transmit both the address information and the data information to the host bus, the host bus having an address bus and a data bus.

25           8.       The serial bus interface of Claim 6, wherein said Read request from the remote node includes an address which is stored in said at least one register and said



35        host interface is operable to transmit said address to the host bus upon recognizing a  
Read request, the host bus having an address bus and a data bus, and retrieving data  
from the data bus for transmission to the remote node by said data transmitter.

40

9. A method for interfacing between a serial bus and a host system on a local node and for receiving information from the serial bus placed thereon by a remote node and transferring this received data to the host system, and receiving information from the host system and transferring the received information to the serial bus for reception by the remote node, comprising the steps of:

receiving with a data receiver data generated by the remote node from the serial bus;

transmitting data to the serial bus for receipt at the remote node;

providing a plurality of registers, at least one of the registers addressable by the remote node for storage of received data therein;

said data receiver operable to store received data in said at least one register during a Read operation;

said data transmitter for transmitting data to said serial bus during a Write operation; and

a host bus interface for interfacing directly with a host bus on the host system, said host bus interface for transferring data stored in the at least one register to the host bus during a Write operation when the data is received and stored in the at least one register and retrieving data from the host bus during a Read operation.

10. The method of Claim 9, wherein the serial bus interface includes a standard register space, wherein the at least one register occupies a portion of the standard register space.

11. The method of Claim 9, wherein select ones of the plurality of registers are dedicated to storage of standard bus interface information and further comprising directly addressing by a remote node the plurality of registers associated with the standard bus interface information for access of the information therefrom and wherein the step of receiving is operable to recognize a request for access to one of the plurality of registers and the step of transmitting is operable to transmit the contents thereof when addressed.

12. The method of Claim 11, wherein select ones of the plurality of registers comprise configuration registers which configuration registers are utilized for configuration information that define the operation of the serial bus interface such that a remote node can program the operation of the serial bus interface by accessing one of the configuration registers.

13. The method of Claim 9, wherein data received by the step of receiving comprises data packets and data transmitted by the step of transmitting comprises data packets, the data packets comprising information necessary to identify the transmitting node on the serial bus and the content of the data packet and information identifying the remote node designated to receive the data packet.

14. The method of Claim 13, wherein each data reception or data transmission operation is preceded by a data request, a Write request or a Read request, respectively, from the remote node, which requests are contained in the received data packet, the received data packet associated with a Write request containing the data associated therewith, which data is stored in the at least one register and the host interface recognizing the Write request and transferring the data stored in the at least one register to the host bus, and in a Read request, the host interface recognizing the Read request and accessing the data from the host system for transfer to the remote node in the step of transmitting.

15. The method of Claim 14, wherein the Write request from the remote node includes both address and data information for storage in the at least one register and wherein the host interface is operable to transmit both the address information and the data information to the host bus, the host bus having an address bus and a data bus.

16. The method of Claim 14, wherein the Read request from the remote node includes an address which is stored in the at least one register and the host interface is operable to transmit the address to the host bus upon recognizing a Read request, the host bus having an address bus and a data bus, and retrieving data from the data bus for transmission to the remote node by the data transmitter.




FIG. 1




FIG. 2






FIG. 3






FIG. 5




FIG. 7




FIG. 7a




FIG. 8







FIG. 9








FIG. 13




FIG. 14





FIG. 16




FIG. 15




FIG. 17




FIG. 18




FIG. 19




FIG. 20




FIG. 21




FIG. 22

## LINK/TRANSACTION LAYER CONTROLLER WITH INTEGRAL MICROCONTROLLER EMULATION

5

### 1 Abstract

#### ABSTRACT OF THE DISCLOSURE

10 An IEEE 1394 serial bus (58) is interfaced utilizing a physical layer (54) to  
extract the data and a link/transaction layer controller (200) to interface the data from  
the physical layer (54) to a host system. The host system consists of a peripheral  
device (210) which is interfaced with various host buses (202). The link/transaction  
layer controller (200) is operable to emulate the microcontroller function such that  
15 addresses can be transmitted to the peripheral device (210) along with data, such that a  
remote node can access the peripheral device (210) by transmitting address and data  
information thereto. Alternatively, address and data information can be transmitted  
from the peripheral device (210) to the controller (200) which will process the received  
address and data and transmit it to a remote node.

20

### 2 Representative Drawing

*Fig 7*



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成18年11月30日(2006.11.30)

【公開番号】特開2000-188626(P2000-188626A)

【公開日】平成12年7月4日(2000.7.4)

【出願番号】特願平11-327311

【国際特許分類】

H 0 4 L 29/10 (2006.01)

G 0 6 F 13/38 (2006.01)

G 0 6 F 13/42 (2006.01)

H 0 4 L 12/40 (2006.01)

【F I】

H 0 4 L 13/00 3 0 9 C

G 0 6 F 13/38 3 5 0

G 0 6 F 13/42 3 2 0 C

H 0 4 L 12/40 Z

【手続補正書】

【提出日】平成18年10月13日(2006.10.13)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】 シリアル・バスとホスト・システム間をインタフェースするため、および、遠隔ノードにより前記シリアル・バス上に置かれた情報を前記シリアル・バスから受信しかつ該受信した情報を前記ホスト・システムに転送し、また、前記ホスト・システムから情報を受信しかつ該受信した情報を前記遠隔ノードによる受信のため前記シリアル・バスに転送するためにローカル・ノード上に設けられたシリアル・バス・インタフェースであって、

前記遠隔ノードにより生成されたデータを前記シリアル・バスから受信するためのデータ受信器と、

データを前記遠隔ノードでの受信のため前記シリアル・バスに送信するためのデータ送信器と、

少なくとも1つのレジスタがそこに受信データを記憶のため前記遠隔ノードによりアドレス可能である複数のレジスタを備えていて、

前記データ受信器は読み出し動作の間受信したデータを前記少なくとも1つのレジスタに記憶するよう動作可能であり、

また、前記データ送信器は書き込み動作の間データを前記シリアル・バスに送信するようになっており、

さらに、前記ホスト・システム上のホスト・バスに直接インタフェースするためのホスト・バス・インタフェースを備えていて、該ホスト・バス・インタフェースは、前記少なくとも1つのレジスタに記憶されたデータを、書き込み動作の間、該データが受信されて前記少なくとも1つのレジスタに記憶されるとき、前記ホスト・バスに転送し、また、読み出し動作の間データを前記ホスト・バスから取り出すようになっているシリアル・バス・インタフェース。

【請求項2】 請求項1記載のシリアル・バス・インタフェースにおいて、シリアル・バス・インタフェースが標準レジスタ空間を含んでいて、前記少なくとも1つのレジスタ

タは該標準レジスタ空間の一部を占有しているシリアル・バス・インタフェース。

【請求項3】 請求項1記載のシリアル・バス・インタフェースにおいて、前記複数のレジスタのうちの選ばれたレジスタは標準バス・インタフェース情報の記憶に専用に供されていて、遠隔ノードは前記標準バス・インタフェース情報に関連付けられた前記複数のレジスタを直接アドレスしてそこから該情報にアクセスでき、また、前記データ受信器は前記複数のレジスタのうちの1つへのアクセス要求を認識するよう動作可能でかつ前記データ送信器はアドレスされるときその内容を送信するよう動作可能であるシリアル・バス・インタフェース。

【請求項4】 請求項3記載のシリアル・バス・インタフェースにおいて、前記複数のレジスタのうちの選ばれたレジスタはコンフィギュレーション・レジスタから成っていて、該コンフィギュレーション・レジスタは前記シリアル・バス・インタフェースの動作を定めるコンフィギュレーション情報のために用いられ、それにより、遠隔ノードは前記コンフィギュレーション・レジスタの1つにアクセスすることによって前記シリアル・バス・インタフェースの動作をプログラムできるようになっているシリアル・バス・インタフェース。

【請求項5】 請求項1記載のシリアル・バス・インタフェースにおいて、前記データ受信器によって受信されるデータおよび前記データ送信器によって送信されるデータはデータ・パケットであり、該データ・パケットは前記シリアル・バス上の送信ノードを識別するのに必要な情報と、該データ・パケットの内容と、データ・パケットを受信するよう指定された遠隔ノードを識別する情報を含んでいるシリアル・バス・インタフェース。

【請求項6】 請求項5記載のシリアル・バス・インタフェースにおいて、各データ受信または送信動作に先行して前記遠隔ノードからの書き込み要求または読み出し要求のデータ要求があり、該要求は前記受信されたデータ・パケット内に含まれており、書き込み要求に関連した前記受信データ・パケットは前記少なくとも1つのレジスタに記憶されたそれに関連したデータを含んでいて、前記ホスト・インタフェースはこの書き込み要求を認識して前記少なくとも1つのレジスタに記憶された前記データを前記ホスト・バスに転送し、読み出し要求では、前記ホスト・インタフェースはこの読み出し要求を認識して該データに前記データ送信器を持つ遠隔ノードへの転送のため前記ホスト・システムからアクセスするシリアル・バス・インタフェース。

【請求項7】 請求項6記載のシリアル・バス・インタフェースにおいて、前記遠隔ノードからの前記書き込み要求は前記少なくとも1つのレジスタに記憶のためのアドレス情報とデータ情報の両方を含んでおり、前記ホスト・インタフェースはアドレス・バスとデータ・バスを持つ前記ホスト・バスにこれらアドレス情報とデータ情報の両方を送信するよう動作可能であるシリアル・バス・インタフェース。

【請求項8】 請求項6記載のシリアル・バス・インタフェースにおいて、前記遠隔ノードからの前記読み出し要求は前記少なくとも1つのレジスタに記憶されているアドレスを含んでおり、前記ホスト・インタフェースは、読み出し要求を認識するとアドレス・バスとデータ・バスを持つ前記ホスト・バスに該アドレスを送信するよう動作可能であり、前記データ送信器による前記遠隔ノードへの送信のため該データ・バスからデータを取り出すシリアル・バス・インタフェース。

【請求項9】 シリアル・バスとローカル・ノード上のホスト・システム間をインタフェースするため、および、遠隔ノードにより前記シリアル・バス上に置かれた情報を前記シリアル・バスから受信しかつ該受信した情報を前記ホスト・システムに転送し、また、前記ホスト・システムから情報を受信しかつ該受信した情報を前記遠隔ノードによる受信のため前記シリアル・バスに転送するための方法であって、

前記遠隔ノードにより生成されたデータを前記シリアル・バスからデータ受信器で受信するステップと、

データを前記遠隔ノードでの受信のため前記シリアル・バスに送信するステップと、

少なくとも1つのレジスタがそこに受信データを記憶のため前記遠隔ノードによりアドレス可能である複数のレジスタを設けるステップを含み、前記受信ステップは読み出し動

作の間受信したデータを前記少なくとも1つのレジスタに記憶するよう動作可能であり、また、前記送信ステップは書き込み動作の間データを前記シリアル・バスに送信するようになっており、さらに、前記ホスト・システム上のホスト・バスに直接インタフェースするためのホスト・バス・インタフェースが設けられていて、該ホスト・バス・インタフェースは、前記少なくとも1つのレジスタに記憶されたデータを、書き込み動作の間、該データが受信されて前記少なくとも1つのレジスタに記憶されるとき、前記ホスト・バスに転送し、また、読み出し動作の間データを前記ホスト・バスから取り出すようになっている方法。

【請求項10】 請求項9記載の方法において、シリアル・バス・インタフェースが標準レジスタ空間を含んでいて、前記少なくとも1つのレジスタは該標準レジスタ空間の一部を占有している方法。

【請求項11】 請求項9記載の方法において、前記複数のレジスタのうちの選ばれたレジスタは標準バス・インタフェース情報の記憶に専用に供されていて、該標準バス・インタフェース情報に関連付けられた前記複数のレジスタを遠隔ノードによって直接アドレスしてそこから該情報にアクセスするステップをさらに含み、前記受信ステップは前記複数のレジスタのうちの1つへのアクセス要求を認識するよう動作可能であり、前記送信ステップはアドレスされるときその内容を送信するよう動作可能である方法。

【請求項12】 請求項11記載の方法において、前記複数のレジスタのうちの選ばれたレジスタはコンフィギュレーション・レジスタから成っていて、該コンフィギュレーション・レジスタは前記シリアル・バス・インタフェースの動作を定めるコンフィギュレーション情報のために用いられ、それにより、遠隔ノードは前記コンフィギュレーション・レジスタの1つにアクセスすることによって前記シリアル・バス・インタフェースの動作をプログラムできるようになっている方法。

【請求項13】 請求項9記載の方法において、前記受信ステップで受信されるデータおよび前記送信ステップで送信されるデータはデータ・パケットであり、該データ・パケットは前記シリアル・バス上の送信ノードを識別するのに必要な情報と、該データ・パケットの内容と、データ・パケットを受信するよう指定された遠隔ノードを識別する情報を含んでいる方法。

【請求項14】 請求項13記載の方法において、各データ受信または送信動作に先行して前記遠隔ノードからの書き込み要求または読み出し要求のデータ要求があり、該要求は前記受信されたデータ・パケット内に含まれており、書き込み要求に関連した前記受信データ・パケットは前記少なくとも1つのレジスタに記憶されたそれに関連したデータを含んでいて、前記ホスト・インタフェースはこの書き込み要求を認識して前記少なくとも1つのレジスタに記憶された前記データを前記ホスト・バスに転送し、読み出し要求では、前記ホスト・インタフェースはこの読み出し要求を認識して該データに前記送信ステップでの遠隔ノードへの転送のため前記ホスト・システムからアクセスする方法。

【請求項15】 請求項14記載の方法において、前記遠隔ノードからの前記書き込み要求は前記少なくとも1つのレジスタに記憶のためのアドレス情報とデータ情報の両方を含んでおり、前記ホスト・インタフェースはアドレス・バスとデータ・バスを持つ前記ホスト・バスにこれらアドレス情報とデータ情報の両方を送信するよう動作可能である方法。

【請求項16】 請求項14記載の方法において、前記遠隔ノードからの前記読み出し要求は前記少なくとも1つのレジスタに記憶されているアドレスを含んでおり、前記ホスト・インタフェースは、読み出し要求を認識するとアドレス・バスとデータ・バスを持つ前記ホスト・バスに該アドレスを送信するよう動作可能であり、前記データ送信器による前記遠隔ノードへの送信のため該データ・バスからデータを取り出す方法。